[发明专利]一种用于非易失性存储器的缓存方法、装置及智能卡

说明书

技术领域

本发明涉及存储领域，尤其是涉及一种用于非易失性存储器的缓存方法、装置及智能卡。

背景技术

目前存在着一些存储介质(比如E2PROM、NORflash)，它们的写入和读取数据在时间上存在很大的差异，读取数据时的表现相同于内存，但写入数据时却相对缓慢，并且往往需要在写入数据前按照某种大小的块进行擦除操作后才能写入数据，这种存储器称为可直接寻址非易失性存储器。

这种类型的存储器常用于存储数据，并且需要使用数据结构对其进行分配操作，需要在断电后仍能保持其分配状态的情况，比如说文件系统、类似内存的申请释放等等，无论其分配算法是如何实现的，但一般都要在存储介质上保存用于分配管理的信息，很多情况下，这些信息往往需要写入的内容很少但却分散于存储介质的各个地方，对于这些管理信息的写入必须精心安排。

目前对这种类型的存储介质的读写操作一般都是使用一级缓存算法来操作的。其方式为：全部存储介质地址分成若干固定大小的块，这样每个地址都会属于某一个块，用一个和块等大的内存区域来缓存某一个块的内容，此缓冲内存区域可简称为缓存。设置全局量buffer_block表示当前正在缓存区域中的块。判断命中是指判断当前读写操作的地址是否和buffer_block属于同一块。

一级缓存写操作的具体方法为：

写操作：若写入地址命中一级缓存中所缓冲的块，则此次写入只会改写缓存的内容。若写入地址未命中一级缓存所缓冲的块，则把缓存内容整体写回存储介质的对应块，再把写入地址对应的存储介质中对应的块读取到缓存，然后改写缓存中写入地址对应的内容，同时修改此时的buffer_block值。

但是，采用上述一级缓存算法，在来自上层写操作的块号较乱的情况下，(例如：对于管理信息的写入)，会频繁对存储介质进行擦除操作并写回，造成系统性能下降，并且对存储器的使用寿命损害较大，比如上层写操作的块号顺序为1→2→1→2→1→2，则每次写入数据时，都会造成缓存区不被命中，每次都需要将缓存中的内容整体写回存储介质的对应块，再把写入地址对应的存储介质中对应的块读取到缓存，然后改写缓存中写入地址对应的内容，会对存储介质进行频繁的擦除写回操作，对存储器的使用寿命损害较大。

发明内容

本发明提供一种用于非易失性存储器的缓存方法、装置及智能卡，能够提高系统性能，并减少对存储器的擦除写回操作。

一种用于非易失性存储器的缓存方法，包括：

确定需要进行写操作；

当写操作的数据在存储器中的地址命中一级缓存中数据块的地址时，直接将写操作的数据写入一级缓存，否则，将写操作的数据及写操作的数据在存储器中的地址写入二级缓存，其中，所述一级缓存中缓存的是存储器中的数据块，所述二级缓存中缓存的是所述存储器中的数据以及该数据的地址。

一种用于非易失性存储器的缓存装置，包括：

确定模块，用于确定需要进行写操作；

写操作模块，用于当写操作的数据在存储器中的地址命中一级缓存中数据块的地址时，直接将写操作的数据写入一级缓存，否则，将写操作的数据及写操作的数据在存储器中的地址写入二级缓存，其中，所述一级缓存中缓存的是存储器中的数据块，所述二级缓存中缓存的是所述存储器中的数据以及该数据的地址。

本发明实施例还提供一种智能卡，包括上述用于非易失性存储器的缓存装置。

本发明实施例中在一级缓存的基础上，增加了二级缓存，一级缓存中存储的是存储器中的某一数据块，二级缓存中存储的是存储器中的若干数据地址以及数据地址对应的数据。当需要写操作时，若写操作的地址未命中一级缓存的数据块的地址时，将写操作的数据及地址写入二级缓存。这样就可以在写操作没有命中一级缓存时，尽量用二级缓存暂存写操作的数据。能够提高系统性能，并减少对存储器的擦除写回操作。

附图说明

图1为本发明实施例提供的非易失性存储器的缓存方法流程图；

图2为本发明实施例提供的非易失性存储器的写操作的具体方法流程图；

图3为本发明实施例的二级缓存的结构图；

图4为本发明实施例提供的非易失性存储器的缓存装置的结构图。

具体实施方式

本发明实施例提供一种非易失性存储器的缓存方法，在现有的一级缓存的基础上，增加使用二级缓存，来提高一级缓存的命中率。