[发明专利]一种混合基2/4蝶型运算核

说明书

技术领域

本发明涉及数字信号处理、电路设计领域，尤其是快速傅里叶变换（FFT）处理器。

背景技术

快速傅里叶变换（Fast Fourier Transform，FFT），是离散傅里叶变换的快速算法。快速傅里叶变换广泛应用于诸如O FDM移动通信系统、数字信号处理、计算大整数乘法、求解偏微分方程等领域。

对于一个N点的离散傅立叶变换，可表达成，

FFT处理器作为FFT算法的硬件实现，其实用性也越来越受到大家的重视。实现FFT处理器的算法主要包括基r（r=2,4,…）算法，混合分裂基算法。使用较多的算法包括基2和基4算法，其特点可对比如下：

   1）  基4算法可实现4幂点的FFT计算而基2算法可实现任意2幂点的FFT运算。

3）一个基4蝶形运算包含3个复数乘法，而一个基2运算包含1个复数乘法。

由此可见，同一点数的基4 FFT运算量比基2 FFT算法少，当N=1024，其复数乘法运算的减少使得其功耗可随之降低25%。在低功耗电路设计，特别是便携式的应用中具有较高的优势。此外，基4算法的数据处理能力大于基2算法，尽管其电路设计复杂度比基2算法高，但在FFT处理器的电路设计中仍较多地采用了基4算法。

此外，在诸如DVB-T 2K（N=2048）模式下，其OFDM解调需要进行2048（非4幂）点FFT运算。通常可采用基2算法实现非4幂点FFT计算，但由于基2算法的数据吞吐率难以满足系统的需求，可采用混合分裂基算法来提高电路计算能力、降低电路功耗。采用混合分裂基实现非4幂点FFT计算，前log₄(N/2)-1级采用基4蝶形运算，最后一级采用基2蝶形运算。如果采用单路径馈结构（Single-path Delay Feedback，SDF），则需要同时集成基2和基4蝶形运算核，这将导致电路面积和功耗的增加。

本发明提出了一种混合基2/4蝶形运算核电路，通过配置可完成一个基4蝶形运算或两个并行基2蝶形运算，共享基4蝶形运算核中的复数乘法器、加法器和减法器，从而在提高电路处理能力的同时减少电路面积和功耗。

发明内容

本发明的目的是提供一种混合基2/4蝶形运算核，在满足非4幂点FFT处理器电路设计要求的同时，保持较小的面积和较低的功耗。

本发明提供一种混合基2/4蝶形型运算核，包括复数乘法器1、2、3，复数加法器4、5、6、7，复数减法器8、9、10、11，与门12、13、14、15、16，二选一选择器17、18、19、20、21和复数相乘模块22。混合基2/4蝶形运算核可被动态配置成单个基4电路模式或两个并行基2电路模式。

本发明进一步包括：复数输入端A、B、C、D，旋转因子输入端WP1、WP2、WP3，模式控制信号输入端Mode。其中，复数输入端A连接复数加法器4的输入端和复数减法器8的输入端；复数输入端B连接二选一选择器17的“0”数据输入端和复数乘法器2的输入端；复数输入端C和旋转因子输入端WP2分别连接复数乘法器1的输入端；复数输入端D和旋转因子输入端WP3分别连接复数乘法器3的输入端；旋转因子输入端WP1连接与门12的输入端；模式控制信号输入端Mode连接与门12的输入端、二选一选择器17、18、19的“1”数据输入端以及二选一选择器20、21的“0”数据输入端。

另外，本发明还进一步包括复数输出端outA，outB，outC、outD。其中，复数输出端outA为二选一选择器18的输出端；复数输出端outB为二选一选择器19的输出端；复数输出端outC为二选一选择器20的输出端；复数输出端outD为二选一选择器21的输出端。

当控制信号输入端Mode输入为0时，连通二选一选择器的“0”输入端，混合基2/4蝶形运算核被动态配置成两个并行基2电路模式；当控制信号输入端Mode输入为1时，连通二选一选择器的“1”输入端，混合基2/4蝶形运算核被动态配置成基4电路模式。

在基2电路模式下：两个复数乘法器1、2，两个复数加法器4、5和两个复数减法器8、9参与运算。

在基4电路模式下：三个复数乘法器1、2、3，四个复数加法器4、5、6、7和四个复数减法器8、9、10、11参与运算。

本发明中复数乘法器的功能是：假设有复数输入（a + b*j）和（c + d*j），则复数乘法器的输出为。