[发明专利]用于检测轻错误的系统和方法

权利要求书

1.一种电路，包括：

组合逻辑块，具有第一信号输入端和第二信号输入端，所述组合逻辑块被配置为当由所述第一信号输入端提供的第一信号或由所述第二信号输入端提供的第二信号中的仅一个为逻辑高值时产生脉冲，

其中，所述脉冲的脉冲宽度基于所述第一信号上的第一信号转变和所述第二信号上的第二信号转变之间的定时差，

其中，当所述定时差大于第一阈值时，所述组合逻辑块产生所述脉冲，以及

其中，所述组合逻辑块利用平衡输入进行操作；以及

锁存器，连接至所述组合逻辑块的输出端，所述锁存器被配置为在所述脉冲的脉冲宽度大于第二阈值时捕获所述脉冲。

2.根据权利要求1所述的电路，其中，所述组合逻辑块包括平衡输入逻辑异或门。

3.根据权利要求2所述的电路，其中，所述组合逻辑块包括：

第一缓冲器，其第一输入端连接至所述第一信号输入端；

第一反相器，其第一输入端连接至所述第一缓冲器的输出端；

第一AND门，其第一输入端连接至所述第一反相器的输出端，以及其第二输入端连接至所述第二信号输入端；

第二缓冲器，其第一输入端连接至所述第二信号输入端；

第二反相器，其第一输入端连接至所述第二缓冲器的输出端；

第二AND门，其第一输入端连接至所述第二反相器的输出端，以及其第二输入端连接至所述第一信号输入端；以及

OR门，其第一输入端连接至所述第一AND门的输出端，以及其第二输入端连接至所述第二AND门的输出端。

4.根据权利要求3所述的电路，其中，所述第一缓冲器包括第一多个缓冲器，其中，所述第二缓冲器包括第二多个缓冲器，以及其中，所述第一多个缓冲器中缓冲器的数目和所述第二多个缓冲器中缓冲器的数目相同。

5.根据权利要求4所述的电路，其中，所述第一多个缓冲器中缓冲器的数目和所述第二多个缓冲器中缓冲器的数目基于所述第一阈值。

6.根据权利要求1所述的电路，其中，所述组合逻辑块包括互补金属氧化物半导体(CMOS)晶体管。

7.根据权利要求1所述的电路，还包括：

测试电路，连接至所述组合逻辑块的第一信号输入端，其中，所述测试电路具有预定传播延迟；以及

基准电路，连接至所述组合逻辑块的第二信号输入端，所述基准电路被配置为具有基本等于所述预定传播延迟的第二传播延迟，

其中，所述电路用于确定在所述测试电路中是否存在轻错误，以及

其中，当所述测试电路具有轻错误时，所述测试电路的实际传播延迟大于所述预定传播延迟。

8.根据权利要求7所述的电路，还包括：

第一可扫描触发器，连接至所述测试电路的输入端和所述基准电路的输入端，所述第一可扫描触发器被配置为扫描输入测试信号到所述测试电路的输入端和所述基准电路的输入端；以及

第二可扫描触发器，连接至所述锁存器的输出端，所述第二可扫描触发器被配置为扫描输出在所述测试电路中是否存在轻错误的指示。

9.一种集成电路测试系统，包括：

集成电路，用于被测试是否存在轻错误；

测试控制器，被配置为控制所述集成电路的测试以检测是否存在轻错误；以及

测试模块，连接在所述集成电路和所述测试控制器之间，所述测试模块被配置为向所述集成电路输入测试信号，并输出来自所述集成电路的对应于所述测试信号的信号，所述测试模块包括：

组合逻辑块，具有第二信号输入端和连接至所述集成电路的第一信号输入端，所述组合逻辑块被配置为仅当由所述第一信号输入端提供的第一信号和由所述第二信号输入端提供的第二信号的值不同时才产生脉冲，

其中，所述脉冲的脉冲宽度基于所述第一信号上的第一信号转变和所述第二信号上的第二信号转变之间的定时差，

其中，当所述定时差大于第一阈值时，所述组合逻辑块产生所述脉冲，

其中，所述组合逻辑块利用平衡输入进行操作；以及

锁存器，连接至所述组合逻辑块的输出端，所述锁存器被配置为在所述逻辑高脉冲的脉冲宽度大于第二阈值时捕获所述逻辑高脉冲。

10.一种用于测试集成电路的方法，该方法包括：

向测试电路和基准电路提供测试信号；

生成具有以响应于所述测试信号的所述测试电路的第一输出和响应于所述测试信号的所述基准电路的第二输出之间的定时差为基础的脉冲宽度的脉冲；以及

基于所述脉冲宽度的持续时间来确定所述测试电路中是否存在故障。