[发明专利]半导体装置及其制造方法、显示装置

说明书

本申请是2007年8月3日提出的申请号为200780033227.4的同名申请的分案申请

技术领域

本发明，涉及半导体装置及其制造方法，以及具有这个半导体装置的显示装置。

背景技术

做为半导体装置，薄膜晶体管(TFT＝Thin-Film Transistor)已为所知，这个薄膜晶体管(TFT)适合于驱动液晶显示装置或有机EL显示装置等的显示装置而为使用。

特别是，沟道区域只由非晶硅(a-Si)等的非晶膜形成的非晶硅薄膜晶体管(a-SiTFT)使用的最为普遍。在此，所谓的沟道高型薄膜晶体管(以前结构1)，参照放大剖面图的图17说明。薄膜晶体管(TFT)100，具有形成在基板101上的栅电极102、覆盖栅电极102的栅绝缘膜103、形成在栅绝缘膜103上构成沟道区域的非晶硅层104、在非晶硅层104上图案形成的n+硅层的源极区域105及漏极区域106、覆盖源极区域105的源电极107、和覆盖漏极区域106的漏电极108。

然而，这个以前的结构1的非晶硅薄膜晶体管，由于沟道区域为非晶膜，移动度为0.2^-0.5Gm²/Vs，导通性较差。相反，通过将栅极绝缘膜用硅氮化膜形成，可以得到与沟道区域得非晶硅层104之间的良好界面特性，提高接通电流的上升特性(S值)。再有，因为非结晶硅层104的带宽间隙宽，所以漏电流(非导通电流)小。还有，在非结晶硅层104和源极区域105以及漏极区域106之间的界面同样降低了漏电流。

另一方面，沟道区域只由结晶层膜(微结晶硅膜)形成的薄膜晶体管(TFT)2也已为所知。这个薄膜晶体管(TFT)，是在上述非结晶硅薄膜晶体管(TFT)结构中，具有沟道区域由微结晶硅膜形成的结构。还有，栅极绝缘膜是由硅氮化膜或氧化硅膜形成的。根据这个薄膜晶体管(TFT)，因为沟道区域具有结晶性，移动度为1^-3cm²/Vs，导通性得到提高。

然而，由于微结晶硅膜(沟道区域)中欠陷能级数多，在与n+硅层(源极区域及漏极区域)的接合界面特性差。也就是，与非结晶硅层(a-Si层)相比电阻低带宽间隙窄，所以非导通电流变大。

再有，微结晶硅膜(沟道区域)，由于具有结晶硅和非结晶硅的混合结构，即便是由硅氧化膜及硅氮化膜的任何一种形成，也无法得到良好的界面。也就是，固定电荷密度及界面能级密度非常高，薄膜晶体管(TFT)的阈值电压的极端负移动和S值恶化成为问题。还有，制造工序非常不安定，所以控制阈值电压是困难的。

在此，参照表示电压电流特性的曲线的图19说明上述以前结构1及以前结构2。图19中的实线，是表示在以前结构1(沟道区域为非结晶硅层、且栅极绝缘膜是SiNx的结构)的薄膜晶体管(TFT)中，表示对应于施加电压的增大所产生的电流值的变化。施加电压在-40V^--10V的范围中，电流值约在10^-12A以下值大偏差变化。这样做，施加电压如果大于-10V的话，导通电流竖直上升急增大。其后，伴随着施加电压的增大导通电流渐渐接近10^-2A程度。

图19中的点划线，以前结构2(沟道区域是微结晶硅层，且栅极绝缘膜为SiNx结构)的薄膜晶体管(TFT)，与以上所述相同，表示了施加电压的增大产生的电流值的变化。施加电压在-40V^--22V范围内，电流值只是减少。其后，伴随着施加电压的增大而增大，导通电流竖直上升渐渐接近10^-2A程度。

图19中的波线，以前结构2(沟道区域是微结晶硅层，且栅极绝缘膜为SiOx结构)的薄膜晶体管(TFT)，与以上所述相同，表示了施加电压的增大产生的电流值的变化。施加电压在-40V^--25V范围内，电流值只是减少。其后，伴随着施加电压的增大而增大，导通电流竖直上升渐渐接近10^-3A程度。

这样，得知以前结构2中，无论栅极绝缘膜是SiNx或SiOx的哪一种，在非导通电流增加的同时，电流的竖立上升的特性比以前结构1恶化了。

对此，如剖面图的图18所示，使非结晶硅层104介于微结晶硅层110和源极区域105及漏极区域106之间以为所知(例如，参照专利文献1及专利文献2)。也就是，在栅极绝缘膜103上形成微结晶硅层104。这样做，非结晶硅层104上分别形成了源极区域105及漏极区域106。通过这样，要解决沟道区域中移动能力低的上述以前结构1的问题点。