[发明专利]用离子注入形成掩模层的方法及用其制造的半导体器件

说明书

相关申请的交叉引用

本申请要求2010年7月7日提交的韩国专利申请No.10-2010-0065362的优先权，本文通过引用包括该申请的全部内容。

技术领域

本发明的示例性实施例涉及制造半导体器件的方法，更具体而言，涉及用离子注入形成掩模层的方法以及用所述方法制造半导体器件的方法。

背景技术

具有垂直晶体管结构的单元具有包括掩埋位线(BBL)和垂直栅(VG)的三维结构。VG形成在柱的侧壁上，而源和漏形成在柱中。通过对VG施加电压从而在源与漏之间形成垂直方向的沟道。用沟槽将相邻的柱彼此分隔开，并且在沟槽中形成BBL。BBL与每个柱的一个侧壁相电耦接。为了使每个BBL驱动一个单元，单侧接触(one-side-contact，OSC)工艺是必须的。根据OSC工艺，相邻的柱中的一个是与BBL绝缘的，而位线接触(bit line contact，BLC)形成在与BBL电耦接的另一个柱中。

即，由于OSC工艺，每个柱的一个侧壁是部分地暴露的。

但是，随着柱的深宽比的增加，OSC工艺变得越来越复杂。

当使用普通的掩模工艺执行OSC工艺时，需要将普通掩模准确地覆盖在下方结构上的能力。

发明内容

本发明的示例性实施例涉及一种形成半导体器件的掩模层的方法，所述方法能够保证相对宽的工艺窗口。

本发明的示例性实施例还涉及一种制造半导体器件的方法，所述方法能够在形成具有垂直晶体管结构的单元的同时形成使柱的一个侧壁开放的位线接触。

根据本发明的一个示例性实施例，一种形成半导体器件的掩模层的方法包括以下步骤：形成由沟槽分隔开的多个柱结构；形成部分地填充沟槽并使每个柱结构的上部侧壁暴露的间隙填充材料；形成覆盖柱结构和间隙填充材料的掩模层；对掩模层执行离子注入以形成注入部分和未注入部分，所述注入部分覆盖间隙填充材料的上部和每个柱结构的上部侧壁的一侧，所述未注入部分覆盖每个柱结构的上部侧壁的另一侧；在掩模层之上形成牺牲层；暴露掩模层的未注入部分；和选择性地去除所暴露出的未注入部分。

根据本发明的另一个示例性实施例，一种制造半导体器件的方法包括以下步骤：形成由沟槽分隔开的多个柱结构；形成部分地填充沟槽并使每个柱结构的上部侧壁暴露的间隙填充材料；形成覆盖柱结构和间隙填充材料的掩模层；对掩模层执行离子注入以形成注入部分和未注入部分，所述注入部分覆盖间隙填充材料的上部和每个柱结构的上部侧壁的一侧，所述未注入部分覆盖每个柱结构的上部侧壁的另一侧；暴露出掩模层的未注入部分；选择性地去除所暴露出的未注入部分；和将处在被去除了的未注入部分之下的间隙填充材料部分地去除，来形成使每个柱结构的一个侧壁的一部分暴露的位线接触。

根据本发明的又一个示例性实施例，一种制造半导体器件的掩模的方法包括以下步骤：形成包括底表面和侧壁的掩模层；形成覆盖掩模层的牺牲层；和执行离子注入以使底表面和侧壁的上部掺杂而使侧壁的下部不掺杂。

附图说明

图1A至图1H是表示根据本发明的一个示例性实施例的制造半导体器件的方法的截面图。

图2是在形成掩埋位线之后的所得结构的示意图。

图3A至图3F是表示如何形成图1A中所示的柱和间隙填充材料的一个实例的截面图。

具体实施方式

下面将参照附图更详细地描述本发明的示例性实施例。但是本发明可以以不同的方式实施，并且不应当解释为限定为本文所列的实施例。确切地说，提供这些实施例是为了更充分和彻底地公开，并且向本领域技术人员充分传达本发明的范围。在本说明书中，相同的附图标记在本发明的不同附图和实施例中表示相同的部分。

附图并非按比例绘制，并且在某些情况下，为了清楚地描述实施例的特征可能对比例做夸大处理。当提及第一层在第二层或在衬底“上”时，其不仅表示第一层直接形成在第二层或衬底上的情况，还表示在第一层与第二层或在第一层与衬底之间存在第三层的情况。

图1A至图1H是表示根据本发明的一个示例性实施例的制造半导体器件的方法的截面图。

参照图1A，多个柱23形成在衬底21上，同时所述多个柱23由沟槽24而彼此分隔开。通过使用硬掩模图案22作为刻蚀阻挡层将衬底21刻蚀预定深度，来形成柱23。柱23与硬掩模图案22一起被称为“柱结构”。