[发明专利]制造半导体器件的方法

说明书

技术领域

以下说明涉及半导体器件的制造技术，更具体地说，涉及用于制造具有垂直沟道的高电压半导体器件。更具体地说，下面的说明还涉及制造沟槽金属氧化物半导体(MOS)晶体管的方法。

背景技术

在主要用作高电压半导体器件的诸如DMOS(双扩散MOS)的金属氧化物半导体(MOS)晶体管中，一般按照与衬底表面平行的方向形成沟道。但是，近来，随着半导体器件的设计规则的减少，在高集成度方面有优势的具有垂直沟道的高电压MOS晶体管(即，“沟槽MOS”晶体管)逐渐引起更多的关注。简要描述沟槽MOS晶体管的结构，在衬底的下表面上布置漏极，在衬底的上表面上布置源极，并且在衬底的表面中限定的沟槽中布置栅极。电流在衬底的向上和向下方向上沿沟槽的侧壁流动。

当设计具有上述结构的沟槽MOS晶体管时，希望使电容组件最小化以增加开关速度。为此目的，本申请人已经在2007年11月19日公开了“沟槽MOSFET及其制造方法”(参见韩国专利公报No.10-2009-0051642)。在该专利文献中，为了使栅极与漏区或漂移区之间的电容组件最小化而由此增加开关速度，在沟槽下方形成了宽度比沟槽的宽度大的扩散氧化物层。下面，将参考图1来描述本申请所公开的沟槽MOS晶体管的制造方法。

图1是例示常规沟槽MOS晶体管的截面图。

参照图1来描述用于制造沟槽MOS晶体管的常规方法，通过选择性地刻蚀包括作为漏区(或漂移区)的外延层110和本体层120的衬底100来限定沟槽131。当在沟槽131的侧壁上形成间隔体(未示出)后，使用间隔体作为刻蚀阻障来刻蚀衬底100的位于沟槽131下方的部分，由此限定了用于形成扩散氧化物层的沟(未示出)。扩散氧化物层135通过执行热氧化工艺而形成，其宽度大于沟槽131的宽度。在去除了间隔体后，第一栅氧化物层132形成。形成栅极130以填充沟槽131，并且形成源区140、接触区150、第二栅氧化物层160和上部金属170。

在常规技术中，尽管通过形成宽度比沟槽131的宽度大的扩散氧化物层135可以降低介于栅极130和用作漏区的外延层110之间的电容，但造成了由于栅极130和衬底100(实际为漏极)之间的电容而导致开关速度降低的问题。另外，因为布置在栅极130和衬底100之间的扩散氧化物层135的宽度大于沟槽131的宽度，因而造成了栅极130和衬底100之间的电容进一步增大的问题。

而且，尽管在形成扩散氧化物层135时使用热氧化，但由于氧化物层从衬底100的表面生长这一热氧化特性，可能在扩散氧化物层135中产生孔隙(keyhole)(参见附图标记“A”)，由此，很可能使半导体器件的特性劣化。

发明内容

一个实施方式可以旨在提供一种用于制造半导体器件的方法，该方法可以提高沟槽MOS晶体管的开关速度。

另一个实施方式可以旨在提供一种用于制造半导体器件的方法，该方法可以防止沟槽MOS晶体管的特性由于孔隙的存在而劣化。

在一个总的方面中，提供了一种用于制造半导体器件的方法，该方法包括以下步骤：形成外槽，该外槽包括第一沟槽和形成在所述第一沟槽下方的第二沟槽，所述第二沟槽通过刻蚀衬底而形成；通过执行热氧化工艺而形成电介质层，所述电介质层填充所述第二沟槽，使得所述第二沟槽的宽度小于所述第一沟槽的宽度；沿包括所述电介质层的半导体结构的表面形成栅电介质层；以及在所述栅电介质层上形成栅极，所述栅极填充所述外槽的其余部分。

在所述形成第一沟槽的步骤前，该方法还可以包括以下步骤：在所述衬底的下表面上形成第二导电类型的漏区。

在该方法中，所述电介质层可以包括氧化硅层。

在该方法中，所述形成沟槽的步骤可以包括以下步骤：在所述衬底上形成硬掩模图形；通过使用所述硬掩模图形作为刻蚀阻障来刻蚀所述衬底以形成所述第一沟槽；在所述第一沟槽的侧壁上形成间隔体；以及通过利用所述硬掩模图案和所述间隔体作为刻蚀阻障来刻蚀所述衬底的位于所述第一沟槽下方的部分，从而形成所述第二沟槽。

在所述形成间隔体的步骤前，该方法还可以包括以下步骤：在所述第一沟槽的表面上形成牺牲电介质层；和部分刻蚀所述牺牲电介质层以使其与所述硬掩模图案的边缘齐平。

在该方法中，所述形成间隔体的步骤可以包括以下步骤：在所述牺牲电介质层上形成氮化物层；和通过针对所述氮化物层执行全刻蚀(blanket etching)工艺来形成所述间隔体。

在该方法中，所述牺牲电介质层可以通过热氧化工艺形成。