[发明专利]抑制噪声的线路布局结构

说明书

技术领域

本发明涉及一种线路布局结构，尤其涉及一种不通过抑制元件而避免过度电性应力及静电放电的线路布局结构。

背景技术

一般而言，电源(AC/DC)干扰、电源噪声、闪电、测试程序开关所引起的瞬态/短时脉冲波形干扰或来自其他电子设备所发送的脉冲、或因为测试程序设计不佳，例如已超过元件操作上限的情况下对该元件发送测试信号，或在对元件供电之前加入测试信号使其超过最大操作条件，又或接地点不够导致电流快速转换引起的高电压，亦即在外界电流或电压超过元件的最大规范条件时，皆有可能引起过度电性应力(electrical over stress；EOS)的产生，而导致元件性能减弱或甚至损坏。

另一方面，静电放电(electrical static discharge；ESD)亦对电子工业影响甚大。电子零件生产过程中可通过静电泄漏、耗散、中和、增湿，遮罩与接地等措施避免静电放电，否则通常会导致晶体管的损坏。

此外，现有以过电压(overvoltage)的抑制元件，如TVS二级管、变阻器(Varistor)突波吸收器及电路保护二级管，来避免过度电性应力或静电的破坏。例如中国台湾第I290022号发明专利案提供一种由至少一个场效晶体管所组成的静电放电电路，当有静电电流流过时，电流经由第一控制电路或第二控制电路的场效晶体管提供给该静电放电电路的至少一场效晶体管，而由该至少一场效晶体管将静电电荷释放。

然而，前述通过抑制元件来避免EOS或EDS的方式，不仅成本增加，更占用电路板上的布局空间，以及增添布局的时间和难度。

发明内容

为解决前述公知技术的问题，本发明的目的在于提供一种抑制噪声的线路布局结构，得以不需抑制元件即可避免过度电性应力及静电放电。

本发明的抑制噪声的线路布局结构，用以抑制自信号输入端输入于基板的信号处理端的噪声，其包括：串接导线，布设于该基板上；信号馈入导线，布设于该基板上，用以传送白该信号输入端馈入于该基板的馈入信号；接地端，布设于该基板上；电阻布线区，布设于该基板上，具有与该串接导线连接的第一输入节点以及与该信号处理端连接的第一输出节点，该第一输入节点以及第一输出节点用以接置电阻元件；以及电容布线区，布设于该基板上，具有与该串接导线以及该信号馈入导线连接的第二输入节点以及与该接地端连接的第二输出节点，且该第二输入节点通过该信号馈入导线连接该信号输入端，该第二输入节点以及第二输出节点用以接置电容元件。

于一实施例中，该电阻布线区的第一输出节点通过信号传输导线连接该信号处理端，该电容布线区的第二输出节点通过接地导线连接该接地端，该接地导线的线宽大于该信号传输导线及/或串接导线。

于另一实施例中，该接地导线的线宽等同于该电容布线区的第二输出节点供该馈入于基板的信号通过的节点截面宽度，换言之，即该接地导线的线宽依据第二输出节点供信号通过其截面面积下的宽度而以等同宽度作为设定。

于再一实施例中，该信号馈入导线的线宽大于该串接导线。

于又再一实施例中，该信号馈入导线的线宽等同于该电容布线区的第二输入节点供该馈入于基板的信号通过的节点截面宽度，即该信号馈入导线的线宽依据第二输入节点供信号通过其截面面积下的宽度而以等同宽度作为设定。

本发明的有益效果在于，相较于公知技术，本发明的抑制噪声的线路布局结构，针对布设用以滤除噪声的RC电路的电容元件节点(即焊垫)，在不以另一导线连接于该RC电路的电阻元件传输路径，将该电容元件节点直接跨接于该电阻元件传输路径上，避免导线分支下增加导线长度所造成的高阻抗特性；此外，增加与该电容元件节点连接的导线线宽，进而降低电容元件传输路径的阻抗，如此一来，不须通过价格昂贵的抑制元件下，于线路布局的同时即可设置出抑制噪声的布局结构，因此，本发明的抑制噪声的线路布局结构更是一种节省设计时间成本的抑制噪声布局设计。

附图说明

图1为公知RC电路的布线结构图；

图2为本发明的抑制噪声的线路布局结构的第一实施例示意图；

图3为本发明的抑制噪声的线路布局结构的第二实施例示意图；

图4为本发明的抑制噪声的线路布局结构的第三实施例示意图。

其中，附图标记说明如下：

1、2、2’、2”基板

11电容布线区

160、161导线

17电阻布线区

21、21’、21”电容布线区

21a、21a’第二输入节点