[发明专利]高可靠零功耗复位电路

说明书

技术领域

本发明涉及电子技术领域，尤其是各种数模混合芯片集成电路，满足零功耗和复位可靠的要求。

背景技术

在电子系统中，上电复位模块是很常用的电路模块之一，它能实现在上电过程的同时产生低电平的复位信号，对电路的其它模块进行复位操作，从而消除上电初始时电路模块的不稳定态。

普通的上电复位电路产生复位信号，其翻转点产生电路采用mos管电路，电路较简单，可以实现低功耗，但翻转点变化较大，无反复翻转抑制措施，产生的复位信号不可靠。

本发明电路采用具有精确翻转点的BJT启动电路，具有滞洄功能抑制反复翻转，但其缺点是具有较大静态功耗，本发明采用反馈控制电路实现零功耗，三块电路实现零功耗可靠上电复位功能。

发明内容

本发明提出了一种应用于芯片集成电路设计的高可靠零功耗复位电路，包括启动电路，复位产生电路和实现零功耗的控制电路三部分。其特点在于实现了在电路上电中的复位信号，并且在完成上电复位后再断开启动电路，完全实现零功耗。

如图1所示，启动电路包括晶体管1、晶体管2、晶体管3、电阻4、电阻5、电阻6和电阻7组成，输出为c点电压。复位信号产生电路包括反相器8、反相器9、反相器10、反相器11、电容15、非与门12及其输出驱动组成，输出复位信号为reset电压，反相器11的输出g连接控制电路部分的反相器13的输入。

控制电路由反相器13和MOS管14组成，MOS管14的漏极接电源VDD，源极接启动电路中的电阻5、6和7。

 

附图说明

本发明将通过例子并参照附图的方式说明，其中：

图1为本发明的具体实验示意图。

具体实施方式

图1为本发明的具体实验示意图。

该电路示意图包括启动电路，复位产生电路和实现零功耗的控制电路三部分。

在电路上电过程中，MOS开关管14的漏端h随VDD上升而上升，在刚开始的阶段，晶体管3还没有导通，启动电路的输出c、反相器9的输出e和反相器11的输出g也随着VDD升高而升高，相应的反相器8的输出d为低电平。

当VDD上升到一定电平值时，晶体管3会导通，这时启动电路的输出c会从此时的VDD变为低电平，导致反相器8的输出d从低电平上升到此时的VDD值，此时的VDD值则认为是上电的阈值，即当VDD超过该阈值时认为上电完成。

反相器8的输出d再经过后续的延时电路得到延时后的反相的输出g，在反相器8的输出d和反相器11的输出g都为高的时间段里，与非门12的输出i为低电平，该输出经过缓冲驱动后作为低电平reset信号。此时完成上电复位功能。同时反相器11的输出g同时通过反相器13后关断MOS开关管14，此时整个启动电路也会被关断，完全实现零功耗。

为防止电源上电中不干净的电源抖动引起reset信号的抖动，该上电复位电路在两种机制上达到抑制作用，避免不正常反复上电导致反复复位的问题。

第一种机制是启动电路中晶体管3和MOS管15组成的正反馈电路，使启动电路的输出c点电压的上升和下降的翻转阀值不同，这种滞回作用可在一定程度上避免VDD上电过程中反复波动带来的c点电压的非正常翻转，进而抑制reset信号非正常复位；第二种机制是当上电达到复位阀值并关断启动电路后，因为电容15的存在以及f处的前后反相器的寄生电容的存在，使得f处电位从高电平到低电平的泄放需要相当一定时间，如此时再一次非正常地反复地再次上电时，由于该处电量还未泄放完全，使得控制电路的MOS开关管14仍旧关断，所以整个电路不会响应VDD的上电变化，做到可靠的零功耗。

如上所述：本发明在使用的情况下，实现了完全的零功耗的可靠的上电复位电路，很好地避免了传统上电复位电路中非正常反复复位的问题，并且大大减小上电复位电路功耗。

本说明书（包括任何附加权利要求、摘要和附图）中公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。

本发明并不局限于前述的具体实施方式。本发明扩展到任何在本说明书中披露的新特征或任何新的组合，以及披露的任一新的方法或过程的步骤或任何新的组合。

尽管本发明结合优选实施例方式进行描述，但本领域技术人员应当理解，在不背离本法的精神和范围的前提下，可以通过使用已知的等同方式对本发明进行改变。前面对优选实施方式的描述应当认为是示例性描述而不是限制本发明的范围，本发明的范围由所附的权利要求书限定。