[发明专利]一种半导体器件的制作方法及器件结构有效

专利信息
申请号: 201010543832.X 申请日: 2010-11-15
公开(公告)号: CN102468132A 公开(公告)日: 2012-05-23
发明(设计)人: 肖胜安;王雷 申请(专利权)人: 上海华虹NEC电子有限公司
主分类号: H01L21/02 分类号: H01L21/02;H01L21/336;H01L21/265;H01L29/06
代理公司: 上海浦一知识产权代理有限公司 31211 代理人: 戴广志
地址: 201206 上*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 半导体器件 制作方法 器件 结构
【权利要求书】:

1.一种半导体器件的制作方法,包括如下步骤:

步骤一、在N+硅基板上依次形成N-外延层和介质膜,通过光刻刻蚀在所述N-外延层中形成沟槽;

步骤二、在所述沟槽中外延生长P型外延层,填充满所述沟槽;获得交替排列的P型和N型半导体薄层;

步骤三、涂负性光刻胶,进行全面曝光并进行显影,得到将沟槽之上的负性光刻胶去除的图形;其特征在于,还包括:

步骤四、利用离子注入将P型杂质注入到所述沟槽的上部;

步骤五、将所述负性光刻胶去除,并将所述介质膜去除;

步骤六、将沟槽中的P型杂质进行再分布;使沟槽上部P型杂质的总量多于相应位置的N型杂质的总量,沟槽底部P型杂质总量等于或小于相应位置的N型杂质总量。

2.如权利要求1所述的制作方法,其特征在于,所述步骤二和步骤三之间还包括如下步骤:

在介质膜和P型外延层的表面旋涂一层抗反射膜,在P型外延层上方得到的抗反射膜的厚度大于在介质膜上方的抗反射膜的厚度;进行回刻,将介质膜上的抗反射膜去除,并使P型外延层上方仍留有部分抗反射膜。

3.如权利要求1所述的制作方法,其特征在于:步骤六所述的P型杂质再分布,采用炉管进行推阱的方法将P型杂质分布推到需要的深度。

4.如权利要求1所述的制作方法,其特征在于:步骤六所述的P型杂质再分布,利用后续工艺中的高温过程来实现。

5.如权利要求1所述的制作方法,其特征在于:步骤二中形成的P型外延层为P型硅、P型硅加介质或P型硅加不掺杂的硅。

6.如权利要求1所述的制作方法,其特征在于:步骤四中所述的离子注入可以采用一次注入完成,也可以采用多次注入完成。

7.如权利要求6所述的制作方法,其特征在于:当采用多次离子注入时,每次可以采用不同的注入能量。

8.如权利要求7所述的制作方法,其特征在于:所述离子注入的能量为100KEV-10M EV。

9.如权利要求7所述的制作方法,其特征在于:当采用不同的注入能量时,所形成的P型杂质在沿沟槽垂直方向的分布可以是连续的,也可以的间断的。

10.如权利要求1所述的制作方法,其特征在于:步骤二中所述P型外延层为单晶硅、多晶硅或无定型硅。

11.如权利要求1所述的制作方法,其特征在于:步骤一中形成的沟槽可以是垂直的,也可以是倾斜的。

12.如权利要求1所述的制作方法,其特征在于:步骤一中形成的沟槽底部可以是平坦的,也可以是有弯曲弧度的。

13.如权利要求1所述的制作方法,其特征在于:步骤一中所述的沟槽可以穿透N-外延层,也可以停在N-外延层中。

14.一种半导体器件结构,在N+硅基板上具有交替排列的P型和N型半导体薄层,且P型半导体薄层位于沟槽中,其特征在于:在沟槽上部P型杂质总量多于相应位置的N型杂质总量,在沟槽底部P型杂质总量等于或小于相应位置的N型杂质总量。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司,未经上海华虹NEC电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201010543832.X/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top