[发明专利]半导体处理中用于K恢复及表面清洁的紫外线及还原处理

说明书

相关申请案交叉参考

本申请案主张2009年11月12日提出申请的标题为“在半导体处理中用于K恢复及表面清洁的紫外线及还原处理(UV _AND R_EDUCING T_{REATMENT FOR} K R_ECOVERYAND S_URFACE C_LEAN IN S_EMICONDUCTOR P_ROCESSING)”的第61/260,789号美国临时专利申请案及2009年12月12日提出申请的标题为“在半导体处理中用于K恢复及表面清洁的紫外线及还原处理”的第12/646,830号美国实用型专利申请案的优先权。这些专利申请案出于所有目的以全文引用的方式并入本文中。

技术领域

本发明涉及半导体处理，特定来说涉及在例如镶嵌处理中对低介电常数电介质材料的表面清洁及对低介电常数电介质材料的工艺诱发损坏的修复。

背景技术

已将低介电常数(低k)绝缘材料集成到半导体装置中以便解决减小的特征大小及高性能要求。这些低k电介质在机械性质上弱于先前代的电介质材料。低k电介质材料的固有弱性质可提出对下游电子封装工艺及材料兼容性的显著挑战。

根据定义，低k材料是具有比SiO₂的介电常数(“k”)(即，3.9)低的介电常数的那些半导体级绝缘材料。各种类型的低k材料可具有介于从约3.8-3.6(例如，氟硅酮玻璃(FSG))到小于约3.2(例如，碳掺杂氧化物(CDO))到低至2.2(例如，旋涂玻璃(SOG))或甚至更低的范围内的介电常数，且涵盖称为“超低k”(ULK)及“极超低k”(ELK)的低k电介质。在例如本文中作为本发明的一个方面描述的许多CDO低k实施方案中，适合含碳低k材料具有约2.7或低于2.7的介电常数。为进一步减小集成电路上的装置的大小，使用具有低电阻率的导电材料及具有低介电常数的绝缘体来减小邻近金属线之间的电容性耦合已成为必要。将低k材料集成到装置中以改进装置性能且允许装置按比例缩放。

低k材料不如例如SiO₂的标准绝缘材料密实。此低密度引入许多工艺集成及材料兼容性困难。实现维持低k膜的完整性、正确地对其进行集成与执行必要的剥离、清洁及调节之间的平衡具有挑战性。图案化工艺(蚀刻、剥离、沉积及清洁)也可对含碳低k材料特定来说是基于SiOC的低k材料的完整性具有急刷影响。

赋予含碳低k电介质材料其所要低介电常数的性质正是导致显著集成挑战的性质。含碳低k材料通过非极性共价键(例如，来自碳的添加)的并入及多孔性的引入以降低膜密度来实现较低介电常数。引入多孔性或并入例如Si-CH₃的端键打断传统氧化物的刚性Si-O-Si晶格的连续性，从而产生在机械性质及化学性质两者上都较弱的较低介电常数膜。由于机械弱性，含碳低k膜易受到运动等离子损坏，其可不合意地密实化膜且因此增加膜的有效k值。

此外，在半导体处理操作中使用的电介质所暴露于的化学等离子可修饰其中例如Si-CH₃的键容易被打断的含碳低k膜。含碳低k材料对等离子修饰的敏感性提出严重的集成挑战，因为等离子工艺通常用于在半导体装置的制造中蚀刻、清洁及沉积膜。在典型的镶嵌工艺流程中，于金属势垒沉积之前，来自(等离子)蚀刻、干式抗蚀剂剥离、湿式清洁及干式清洁的经图案化低k电介质可招致工艺诱发含碳低k损坏。含碳低k材料还易受到可吸收到膜中、从膜排气或对膜进行化学修饰的等离子物质、残留物、溶剂、水分及前驱物分子的插层的影响。此后，将导电材料(通常为金属，例如铜)沉积到经图案化电介质层上以填充形成于所述电介质层中的通孔及沟槽。接着，经由化学机械抛光(CMP)移除过量金属，借此形成包括暴露的铜及低k电介质的区域的平面表面，将例如电介质势垒的其它层沉积到所述平面表面上。CMP工艺通常损坏低k电介质，从而导致碳损失及水吸收。此致使低k电介质的k增加，借此降低低k材料可潜在提供的RC改进。