[发明专利]片上时钟不确定性的测量电路装置及系统

说明书

技术领域

本发明涉及芯片时钟不确定性的测量技术领域，特别是涉及一种微处理器的能够测量出时钟偏差甚至时钟抖动的片上测量电路装置及系统。

背景技术

现在计算机很多时候需要使用时钟，例如，确保许多操作按照正确顺序发生或同步发生。因此，时钟自身接近同步地工作是很重要的。典型地，两个时钟通常不是理想同步的，并且时钟之间存在定时差异。另外，两个时钟之间定时差异随着时间而变化。时钟定时差异的这种变化被称为时钟相位差或时钟偏差(clock skew)。许多计算机定时协议需要如两个时钟之间的时间偏差的信息。

片上测量时钟的不确定性(On-Chip Clock Uncertainty Measurement)系统适合于处理大量的数据，同时这种可测性设计更适用于测试性芯片和大规模生产。

如图1所示，现有的片上测量时钟的不确定性系统包括有由国际商业机器公司(International Business Machines Corporation，IBM公司)基于时间数字转换器(Time-to-Digital Conver ter，TDC)原理设计的SKITTER电路，其是目前应用较为广泛的片上测量时钟的不确定性系统。

该SKITTER电路包含两条由相同低扇出负载的反相器(INV)组成的延迟线(DelayLine，DL)，该延迟线足够长以保证在工作频率最低时依然可以容纳至少一个周期的时钟延迟；然后利用相对的时钟通过D类型触发器(D type flip-flop，DFF)对延迟线采样，采样结果送入扫描链(Scan Chain)，得到如图2所示的扫描结果，以备后续数据分析及操作。

该SKITTER电路对于单独一组时钟数据分析，进行若干个周期的数据累计，若时钟周期出现长短变化的情况，则说明检测到了电路中的时钟抖动(jitter)，其大小可以通过反相器(INV)的延迟和跳动级数计算得出。对于两组时钟数据同时分析，若两个时钟的相同周期沿存在相位差，说明它们之间存在时钟偏差(skew)，其大小也可以通过反相器(INV)的延迟和相差的级数计算得出。

在IBM的设计中SKITTER电路一共有128级反相器(INV)，每级的延迟为5-8皮秒(picosecond，PS)，这也是该电路的测量精度。由此可以看出，该电路的测量精度会受到工艺的制约。

为了提高测量精度而提出了一种新的电路结构：游标延迟线(Vernier Delay Line，VDL)，如图3所示，组成两条延迟线的反相器(INV)延迟不同，设差值为τ，那么一个时钟信号通过一条延迟线对另一时钟信号采样，每一次采样都会有一个大小等于τ的微小延迟差的积累，类似于游标卡尺的原理。若两时钟信号之间的时钟偏差(skew)为Tskew，那么延迟线的长度应至少为Tskew/τ，由此看出该电路规模过大。另外由于工艺、电压和温度偏差(Process，Voltage and Temperature Variation，PVT)等因素的影响，分立的反相器(INV)之间存在一定的性能偏差，会使测量精度存在PS量级的误差，因此该电路在实际应用中很难起到理想的效果。

也有人曾提出过采样(Sub-Sampling)的方法，即用低频采样信号对待测时钟信号进行采样，根据统计学原理计算时钟偏差(skew)。但这种方法需要对大量数据的进行存储和计算，同时需要引入另外一个频率的时钟，这在实际中存在很大困难，因此目前还没有大规模工业应用。

经过分析发现，现有这些技术主要采用了单一线性的延迟方式来调节时钟，所面临的主要问题就是测量范围和测量精度较小，同时所需要处理的数据量和所需要的电路规模都也比较大。而且较长的延迟线还会引入较大的噪声。并且对于象SKITTER这样的电路，对工艺过于依赖，需采用特定的工艺才能够实现其测量精度，不具有普适性。

发明内容

本发明的目的在于提供一种片上时钟不确定性的测量电路装置和系统，其采用一种复合非线性延迟线来对时钟偏差甚至时钟抖动进行片上测量，测量精度高，所需数据量小。

为实现本发明目的而提供的一种片上时钟不确定性的测量电路装置，其特征在于：包括延迟电路和检测单元；所述延迟电路包括粗调电路和细调电路；来自片上同一时间源的两个不同测量点的两路待测时钟信号A和时钟信号B；所述延迟电路对时钟信号A和时钟信号B进行延迟：

经过所述粗调电路对时钟信号A和时钟信号B粗调延迟后，所述细调电路对粗调后的时钟信号A和时钟信号B进行细调延迟；检测单元对经细调后的时钟信号A和时钟信号B的相位进行检测；