[发明专利]一种高速接口电路自适应均衡方法及电路

说明书

技术领域

本发明涉及一种用于高速接口电路的自适应均衡方法及电路，属于射频集成电路领域。

背景技术

新兴的应用如多媒体应用和海量数据存储应用等的发展促进了带宽需求的持续增长，现在CPU的频率可高达3GHz，而CPU前端总线的频率也将近1GHz，因而使得I/O接口成为了高性能系统如图形系统和存储系统的一个瓶颈。I/O接口的带宽可以通过提高频率或数据宽度来达到，并行接口由于其自身的限制如码间干扰、信号偏移、串音干扰和直流偏置等而难以实施。而高速的串行接口则采用了嵌入式时钟、点对点连接、低压差分信号模式和数据编码等技术，可获得上千兆的传输频率和更远的传输距离。从而成为了国际上新的互连接口发展方向。

针对高速串行/解串器(SERDES)系统市场是一个十亿美元级的、同时还在高速成长的市场，诸如1Gb/10Gb Ethernet、USB、PCI Express、DSP和SATA等串行差动接口，正在数字电视和家庭媒体中心等消费电子，移动电话、GPS和数字媒体播放器等便携设备，服务器、笔记本电脑等计算设备，通讯系统和嵌入式系统等大小系统中得到应用。

高速SERDES模块设计需要面临很多挑战：比如信号完整性、阻抗和功率要求、高可互通性、均衡方案、噪声免疫力等。其中用于高速SERDES的均衡方案是在系统设计中的难点之一，因为在高速PCB板互联中，板间走线对于高频信号有衰减，而且走线长度不同、接口不同，衰减的程度也不同，所以在SERDES设计的发送/接收端需要有预加重或均衡模块，来补偿高频衰减对信号完整性的损失。

本发明提出了适用于高速接口(SERDES)电路接收端的高可移植性自适应均衡方案。

发明内容

面向高速传输速率下PCB板上串行通信的应用环境，本发明的目的在于提出了一种高速接口电路自适应均衡方法及电路，该方案能够对PCB板上传输高速数据的衰减进行自适应补偿，从而还原得到高质量的数据信号(如图1所示)。此方案的优点是采用了单环路控制，锁定时间和稳定性都比传统双环路方案有了显著改进，因此与传统结构相比，该方案具备低功耗的优势。此外，该方案可拓展性强，可适用于更高频段(如10Gbps以上)的自适应均衡方案。另外一个特点就是可移植性强，此方案独立于CDR环路，可在不同的系统中独立使用。

此方案的原理是利用高速数据流NRZ码(不归零码)的频谱特征(如图2所示)：对于一定数据流的数据，其1/2频率附近能量的大小与直流处能量的大小有着相对确定的关系，即利用这个关系来得到均衡信号的反馈分量，来实现自适应均衡的控制。根据上述性质，设计了图3所示的基于混频器的单环路均衡方案。通过对比1/2频率处和直流处的能量差，从而产生补偿控制信号，调节均衡放大器的补偿，直到两频率处的能量差正好为设计值。

本发明的技术方案为：

一种高速接口电路自适应均衡方法，其步骤为：

1)将输入的NRZ码信号经一峰值放大器进行放大、整形；

2)将整形后的数据分成两路，将一路信号依次进行低通滤波、整形后输入误差放大器的一输入端，将另一路信号进行1/2频率下变频为直流信号后依次进行低通滤波、整形后输入所述误差放大器的另一输入端；

3)所述误差放大器对两路输入信号进行比较后输出一电压，来反馈控制所述峰值放大器的零点。

进一步的，采用1/2频率混频器进行1/2频率下变频。

进一步的，所述1/2频率混频器为无源混频器。

进一步的，采用二阶有源低通滤波器进行低通滤波。

进一步的，所述有源低通滤波器为加入控制位的有源低通滤波器。

一种高速接口电路自适应均衡电路，其特征在于包括1/2频率混频器、两低通滤波器、两整流器、峰值放大器、误差放大器；其中，所述峰值放大器的输出端分别经支路1、支路2与所述误差放大器的两输入端连接，所述误差放大器的输出端与所述峰值放大器的零点电压控制端连接；所述1/2频率混频器的输出端经一所述低通滤波器与一所述整流器的输入端连接构成所述支路1，另一所述低通滤波器的输出端与另一所述整流器的输入端连接构成所述支路2。

进一步的，所述1/2频率混频器为四管结构的无源混频器。

进一步的，所述低通滤波器为二阶有源低通滤波器。

进一步的，所述二阶有源低通滤波器为加入控制位的二阶有源低通滤波器。