[发明专利]栅极驱动电路、液晶显示器及修改扫描信号的方法

权利要求书

1.一种适用于液晶显示器的栅极驱动电路，其特征在于，包含：

(a)一栅极集成电路内部电路，用以产生一扫描信号；

(b)一栅极集成电路输出缓冲电路，根据一线性函数以修改该扫描信号，该栅极集成电路输出缓冲电路具有一组电路元件，该组电路元件包含一P型金属氧化物半导体晶体管、一第一N型金属氧化物半导体晶体管与一第二N型金属氧化物半导体晶体管；以及

(c)一栅极线负载电路，用以取得一经修改的扫描信号，该经修改的扫描信号由该栅极集成电路输出缓冲电路所输出。

2.根据权利要求1所述的栅极驱动电路，其特征在于，该栅极集成电路输出缓冲电路根据该线性函数以修改该扫描信号的一下降边缘，该线性函数用以界定该经修改的扫描信号的一波形。

3.根据权利要求2所述的栅极驱动电路，其特征在于，该波形为一梯形。

4.根据权利要求1所述的栅极驱动电路，其特征在于

(a)该P型金属氧化物半导体晶体管具有：

(1)一源极线，耦合于一高电位电压；

(2)一栅极线，连接于该栅极集成电路内部电路；以及

(3)一漏极线，连接于该栅极线负载电路；

(b)该第一N型金属氧化物半导体晶体管具有：

(1)一源极线，耦合于一低电位电压；

(2)一栅极线，连接于该栅极集成电路内部电路；以及

(3)一漏极线，连接于该P型金属氧化物半导体晶体管的该漏极线；以及

(c)该第二N型金属氧化物半导体晶体管具有：

(1)一源极线，连接于一大于低电位电压的电压；

(2)一栅极线，连接于该栅极集成电路内部电路；以及

(3)一漏极线，连接于该P型金属氧化物半导体晶体管的该漏极线。

5.根据权利要求1所述的栅极驱动电路，其特征在于，该栅极线负载电路包含至少一电阻，该电阻连接于一电容，其中该电阻的其中一端连接于该栅极集成电路输出缓冲电路，该电容的其中一端连接于一共同电压。

6.根据权利要求1所述的栅极驱动电路，其特征在于，该线性函数由一输出下降期间与一输出下降电压所决定。

7.根据权利要求6所述的栅极驱动电路，其特征在于，该输出下降期间由该第二N型金属氧化物半导体晶体管的一开启期间所决定。

8.一种适用于液晶显示器的栅极驱动电路，其特征在于，包含：

(a)一栅极集成电路内部电路，用以产生一扫描信号；

(b)一栅极集成电路输出缓冲电路，用以修改该扫描信号，该栅极集成电路输出缓冲电路包含一第一与一第二路径，该第一与第二路径用以在不同时间放电；以及

(c)一栅极线负载电路，用以取得一经修改的扫描信号，该经修改的扫描信号由该栅极集成电路输出缓冲电路所输出。

9.根据权利要求8所述的栅极驱动电路，其特征在于，该栅极集成电路输出缓冲电路配置以于该扫描信号下降时，该第一放电路径开启以在一期间内对一第一电流的扫描信号进行放电，且该第二放电路径接续地开启以对一第二电流的该扫描信号进行放电，以根据一线性函数修改该扫描信号的一下降边缘，其中该第二电流较该第一电流大，该线性函数用以界定该经修改的扫描信号的一波形。

10.根据权利要求9所述的栅极驱动电路，其特征在于，该波形为一梯形。

11.根据权利要求9所述的栅极驱动电路，其特征在于，该栅极集成电路输出缓冲电路包含：

(a)一P型金属氧化物半导体晶体管具有：

(1)一源极线，耦接于一高电位电压；

(2)一栅极线，连接于该栅极集成电路内部电路；以及

(3)一漏极线，连接于该栅极线负载电路；

(b)一第一N型金属氧化物半导体晶体管具有：

(1)一源极线，耦接于一低电位电压；

(2)一栅极线，连接于该栅极集成电路内部电路；以及

(3)一漏极线，连接于该P型金属氧化物半导体晶体管的该漏极线；以及

(c)一第二N型金属氧化物半导体晶体管具有：

(1)一源极线，连接于一大于低电位电压的电压；

(2)一栅极线，连接于该栅极集成电路内部电路；以及

(3)一漏极线，连接于该P型金属氧化物半导体晶体管的该漏极线。