[发明专利]可变增益放大电路

说明书

技术领域

本发明涉及一种可变增益放大电路。

背景技术

在光拾取器用IC等集成电路中，有时会使用以所期望的增益来放大输入信号的可变增益放大电路。图2是表示一般的可变增益放大电路(下面称为VGA：Variable Gain Amplifier)100的结构的图(例如参照专利文献1)。VGA 100构成为包括运算放大器110、电阻120～122、开关130、131以及电容器140。此外，在此，将电阻120～122的电阻值分别设为R0～R2。例如，在仅接通开关130的情况下，电阻121被连接在运算放大器110的反相输入端子与输出端子之间。因此，VGA 100的直流增益的大小为R1/R0。另外，例如，在仅接通开关131的情况下，VGA 100的直流增益的大小为R2/R0。这样，通过控制开关130、131的接通、断开，VGA 100的直流增益发生变化。此外，连接在运算放大器110的反相输入端子与输出端子之间的电容器140是对VGA 100的频带进行限制的电容。

专利文献1：日本特开2008-301035号公报

发明内容

发明要解决的问题

另外，作为反馈电阻的电阻121、122存在寄生电容。因此，当对开关130、131的接通、断开进行切换时，运算放大器110的反馈环路中的电容值发生变化，而存在运算放大器110的相位余裕恶化的情况。另外，当运算放大器110的相位余裕恶化时，VGA 100有时会进行振荡。

本发明是鉴于上述问题而完成的，其目的在于提供一种稳定地进行动作的可变增益电路。

用于解决问题的方案

为了达到上述目的，本发明的一个侧面所涉及的可变增益放大电路具备：运算放大器，该运算放大器的非反相输入端子被施加规定的电压；反馈电阻，该反馈电阻的一端与上述运算放大器的反相输入端子相连接，另一端与上述运算放大器的输出端子相连接；以及可变电阻，该可变电阻的一端被施加输入电压，另一端与上述运算放大器的反相输入端子相连接。

发明的效果

能够提供稳定地进行动作的可变增益电路。

附图说明

图1是表示作为本发明的一个实施方式的光拾取器用IC 10的结构的图。

图2是表示一般的VGA 100的结构的图。

附图标记说明

10：光拾取器用IC；20：光电二极管；21：电流电压变换电路；22：VGA；23、24：缓冲放大器；25、26：端子；30、70：运算放大器；31、50～53：电阻；40：控制电路；55：电容器；60、61：NMOS晶体管。

具体实施方式

根据本说明书以及附图的记载，至少明确以下事项。

图1是表示作为本发明的一个实施方式的光拾取器用IC 10的结构的图。光拾取器用IC 10例如是接收来自光拾取器(未图示)的激光、并将其变换为电信号的电路。光拾取器用IC 10构成为包括光电二极管20、电流电压变换电路21、VGA 22、缓冲放大器23、24以及端子25、26。

光电二极管20根据所接收的激光的强度生成电流I1。

电源电压变换电路21是将电流I1变换为电压V1的电路，构成为包括运算放大器30以及电阻31。对运算放大器30的非反相输入端子施加基准电压Vref1。另外，电阻31被连接在运算放大器30的反相输入端子与输出端子之间。因此，在运算放大器30的输出端子生成以基准电压Vref1为中心、根据电流I1的电流值与电阻31的电阻值的积而发生变化的电压V1。

VGA 22是以基于设定数据得到的增益对电压V1进行放大的电路，构成为包括控制电路40、电阻50～53、电容器55、NMOS晶体管60、61以及运算放大器70。

控制电路40例如根据从微型计算机(未图示)输入的例如两比特的设定数据来控制NMOS晶体管60、61的导通、截止。此外，控制电路40构成为包括存储设定数据的存储器。当输入设定数据(0，0)时，控制电路40使NMOS晶体管60、61都截止，当输入设定数据(1，0)时，控制电路40使NMOS晶体管60导通并使NMOS晶体管61截止。另外，当输入设定数据(0，1)时，控制电路40使NMOS晶体管60截止并使NMOS晶体管61导通。并且，当输入设定数据(1，1)时，控制电路40使NMOS晶体管60、61都导通。