[发明专利]一种用于智能变电站的网络报文监测及故障录波一体化装置

权利要求书

1.一种用于智能变电站的网络报文监测及故障录波一体化装置，其特征在于：包括信号接入单元（1）、信号处理分析单元（2）和信息输出单元（3）；所述信号接入单元（1）用于接收智能变电站的含有一次系统信号和二次报文信号的综合信号并传送给所述信号处理分析单元（2）；所述信号处理分析单元（2）用于对所述智能变电站的综合信号进行分析；所述信息输出单元（3）用于将经过信号处理分析单元（2）对综合信号分析后的包括告警信号在内的综合信号分析结果进行输出。

2.根据权利要求1所述的装置，其特征在于：所述信号处理分析单元（2）用于对所述智能变电站的综合信号进行分析，包括对所述综合信号进行解析、标记、告警、存储、功能配置文件处理和通信处理，以及暂态录波启动判据计算、暂态录波数据存储和转换COMTRADE格式、以及故障测距。

3.根据权利要求1所述的装置，其特征在于：所述信号接入单元（1）包括光以太网接入电路（101）、IEC60044-8报文数据接入电路（102）、支持电信号和光信号的对时信号接入电路（103）；所述光以太网接入电路（101）用于接收二次报文信号的IEC61850-9-1规约采样值报文、IEC61850-9-2规约采样值报文、GOOSE开关量报文和IEEE1588高精度时钟报文；所述对时信号接入电路（103）用于接收GPS的IRIG-B码对时信号；所述光以太网接入电路（101）、IEC60044-8报文数据接入电路（102）和对时信号接入电路（103）分别与所述信号处理分析单元（2）电连接。

4.根据权利要求3所述的装置，其特征在于：所述光以太网接入电路（101）的带宽为100Mb/s。

5.根据权利要求1所述的装置，其特征在于：所述信号处理分析单元（2）包括相互电连接的第一CPU系统（2A）和第二CPU系统（2B）；所述第一CPU系统（2A）与所述信号接入单元（1）电连接，用于对从所述信号接入单元（1）接收的综合信号进行解析、标记、告警、存储、功能配置文件处理和通信处理；所述第二CPU系统（2B）与第一CPU系统（2A）用于暂态录波启动判据计算、暂态录波数据存储和转换COMTRADE格式以及故障测距；所述第一CPU系统（2A）和第二CPU系统（2B）均与信息输出单元（3）电连接并将数据处理结果发送给所述信息输出单元（3）。

6.根据权利要求5所述的装置，其特征在于：所述第一CPU系统（2A）包括第一FPGA电路（2A1）、第一CPU（2A2）、第一闪存（2A3）、第一内存（2A4）和第一SATA电路（2A5）；所述第一FPGA电路（2A1）用于对信号报文进行解码和逻辑处理并把处理结果发送至第一CPU（2A2），并将第一CPU（2A2）的数据处理结果发送给信息输出单元（3）；所述第一CPU（2A2）用于对接收的综合信号进行解析、标记、告警、存储、功能配置文件处理以及与第二CPU系统（2B）之间进行通信；所述第一闪存（2A3）用于存储程序代码；所述第一内存（2A4）用于对程序以及处理数据进行暂时存储；所述第一SATA电路（2A5）用于硬盘控制以实现海量数据的存储。

7.根据权利要求5或6所述的装置，其特征在于：所述第一CPU系统（2A）为嵌入式32位CPU系统。

8.根据权利要求5所述的装置，其特征在于：所述第二CPU系统（2B）包括第二FPGA电路（2B1）、第二CPU（2B2）、第二闪存（2B3）、第二内存（2B4）和第二SATA电路（2B5）；所述第二CPU（2B2）用于暂态录波启动判据计算、暂态录波数据存储和转换COMTRADE格式、故障测距以及与第一CPU系统（2A）之间进行通信；所述第二闪存（2B3）用于存储程序代码；所述第二内存（2B4）用于对程序以及处理数据进行暂时存储；所述第二SATA电路（2B5）用于硬盘控制以实现海量数据的存储；所述第二FPGA电路（2B1）用于对第二CPU（2B2）处理的综合信号分析结果进行编码和逻辑处理，并把处理结果发送至信息输出单元（3）。

9.根据权利要求5或6所述的装置，其特征在于：所述第二CPU系统（2B）为嵌入式32位CPU系统。

10.根据权利要求1至6任一项所述的装置，其特征在于：所述信息输出单元（3）包括以太网控制器电路（301）、DO输出电路（302）和LED电路（303）；所述以太网控制器电路（301）、DO输出电路（302）和LED电路（303）均与信号处理分析单元（2）电连接；所述以太网控制器电路（301）用于对信号处理分析单元（2）的综合信号分析结果采用以太网方式进行输出；所述DO输出电路（302）用于采用硬接点的方式发出告警信号；所述LED电路（303）用于通过LED指示灯显示所述用于智能变电站的网络报文监测及故障录波一体化装置的工作状态。