[发明专利]CMOS晶体管的制作方法

说明书

技术领域

本发明涉及半导体器件，特别涉及CMOS晶体管的制作方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件的特征尺寸(CD)已经进入亚微米阶段。为了得到更快的运算速度、更大的数据存储量以及更多的功能，半导体集成电路不断向更高的元件密度、高集成度方向发展。作为集成电路基本单元的金属氧化物半导体器件(MOS)的栅极长度变得越来越短，相应地，栅极下方的沟道长度变得较以往更短。为了避免短沟道效应，现有技术采用轻掺杂漏极(LDD)结构，也称为延伸掺杂，形成超浅结。

现有的CMOS晶体管制作方法请参考图1～图6。首先，参考图1，提供半导体衬底10，所述半导体衬底10包括多个隔离结构11、位于隔离结构11之间的NMOS有源区12、PMOS有源区13，所述NMOS有源区12与PMOS有源区13相邻。其中所述NMOS有源区12的半导体衬底上形成有栅极结构，所述栅极结构包括NMOS晶体管的栅氧化层14和位于所述栅氧化层14上方的栅极15；所述PMOS有源区13的半导体衬底上形成有栅极结构，所述栅极结构包括PMOS晶体管的栅氧化层16和位于所述栅氧化层16上方的栅极17；然后，用化学气相沉积的方法在所述半导体衬底10上方形成氮化硅层18。

接着，请参考图2，对所述氮化硅层18进行刻蚀，在NMOS晶体管的栅极结构两侧形成偏移间隙壁(offset spacer)19，在PMOS晶体管的栅极结构两侧形成偏移间隙壁20。

然后，参考图3，形成覆盖所述NMOS有源区12的第一光刻胶层21，露出PMOS有源区13的半导体衬底；以所述第一光刻胶层21和PMOS晶体管的栅极结构为掩膜，进行离子注入，在PMOS有源区13的栅极结构两侧的半导体衬底内形成P型掺杂区22，所述P型掺杂区22的掺杂掺杂离子为氟离子。

然后，参考图4，进行灰化工艺，去除所述第一光刻胶层21；形成覆盖所述PMOS有源区13的半导体衬底的第二光刻胶层23，露出NMOS有源区12的半导体衬底，以所述第二光刻胶层23和NMOS晶体管的栅极结构为掩膜，进行离子注入，在NMOS有源区12的栅极结构两侧的半导体衬底内形成N型掺杂区24，所述N型掺杂区24的掺杂离子为磷离子。

然后，参考图5，进行灰化工艺，去除所述第二光刻胶层22；接着，在PMOS有源区13的栅极17两侧形成侧墙(spacer)26，在NMOS有源区12的栅极15两侧形成侧墙25；然后，进行离子注入，在PMOS有源区13的半导体衬底内形成源/漏区27，在NMOS有源区12的半导体衬底内形成源/漏区28。

在公开号为CN 102459136A的中国专利申请中公开了更多关于现有的CMOS晶体管制作方法。

在实际中发现，利用上述方法制作的CMOS晶体管存在器件的性能衰减的问题。

发明内容

本发明解决的问题是提供了一种CMOS晶体管的制作方法，解决了CMOS的器件的性能衰减的问题。

为解决上述问题，本发明提供一种CMOS晶体管的制作方法，包括：

提供半导体衬底，所述半导体衬底包括NMOS有源区、PMOS有源区，所述NMOS有源区与PMOS通过半导体衬底内的隔离结构进行分隔，所述NMOS有源区与PMOS有源区的半导体衬底上形成有栅极结构，所述栅极结构两侧形成有偏移间隙壁；

在所述偏移间隙壁表面形成保护层；

形成覆盖所述NMOS有源区的第一光刻胶层；

以所述第一光刻胶层和栅极结构为掩膜，对PMOS有源区进行轻掺杂离子注入，在栅极结构两侧的半导体衬底内形成P型轻掺杂区；

进行灰化工艺，去除所述第一光刻胶层；

形成覆盖所述PMOS有源区的第二光刻胶层；

以所述第二光刻胶层和栅极结构为掩膜，对NMOS有源区进行离子注入，在栅极结构两侧的半导体衬底内形成N型轻掺杂区；

进行灰化工艺，去除所述第二光刻胶层；

在NMOS有源区和PMOS有源区的栅极结构两侧形成侧墙；在NMOS有源区的半导体衬底内形成N型源/漏区、在PMOS有源区的半导体衬底内形成P型源/漏区。

可选地，所述保护层的材质为氮氧化硅。

可选地，所述保护层的厚度范围为5～30埃。

可选地，形成所述保护层采用的是等离子刻蚀机台，其参数设置为：气压为3～40mT，O₂流量为50～500sccm，功率为300～2000W，偏置功率为0W。