[发明专利]基于FPGA的PC机虚拟信号处理方法

说明书

技术领域

本发明涉及一种信号处理方法，尤其涉及一种基于FPGA的PC机虚拟信号处理方法，属于雷达信号处理领域。

背景技术

在测波雷达系统中，雷达信号处理采用视频直接采样技术体制，视频信号被AD采样后送入FPGA进行预处理，然后通过千兆网接口输入PC机进行相关信号处理。这种方法具有硬件设计简单，系统灵活性高的优点，但同时也给PC机的数字信号处理能力带来了一定难度的挑战。测波雷达工作频段为X波段，与海面船舶常用的导航雷达频率几乎相同，容易受到同频信号干扰，架设于海岸时又容易受到地物杂波干扰，加之发射需使用短脉冲及高重复频率的要求导致信号采样频率的提高以及信号处理内容的大幅增加，因此，为给浪流分析系统提供高分辨率的数据信号，除需提高硬件电路的设计要求外，对雷达的软件信号处理也提出了较高的要求。

对于雷达信号处理系统，传统的设计方法为由FPGA完成数据强度修正、数据抽取、FIR滤波、相干积累、抗同频干扰、抗地物干扰等所有信号处理工作，将处理结果通过PCI或其它接口送PC机进行回波显示。此方案虽然已大量运用于成熟的雷达设备，但对FPGA的资源要求较多，硬件的规模和调试均存在挑战。

发明内容

本发明为简化测波雷达系统的硬件设计，而提出一种简便、高效的基于FPGA的PC机虚拟雷达信号处理方法。

该方法包括如下步骤：

(一)信号预处理：

a)FPGA采集雷达的方位、舰首和触发信号，解析雷达的工作状态；

b)FPGA在触发信号的同步下采集雷达的视频信号，开辟RAM存储空间，形成当前帧数据流；

c)FPGA根据视频信号分辨率要求进行数字抽取，并构建低通滤波器进行FIR滤波；

(二)后级信号处理：

d)FPGA通过千兆以太网将预处理后的视频信号送入PC机；

e)PC机对接收信号进行强度修正；

f)PC机对修正后的信号进行方位和距离的相干积累处理；

g)PC机对相干积累后的信号进行抗地物干扰处理；

h)PC机对抗地物干扰处理后的信号进行同频干扰抑制；

(三)信号处理完成后由终端进行海态回波显示。

本发明是以FPGA为主体，以PC机为数据处理平台，尽量简化了FPGA的工作内容，充分发挥了PC机的运算能力，使整个信号处理系统在满足指标要求的前提下，既能合理降低FPGA硬件资源规模，又能有效提高PC机的运算效率，从而大大简化了雷达信号处理的实现难度，具有广阔的应用前景。

附图说明

图1为本发明的方法流程示意图。

具体实施方式

本发明的方法流程如图1所示，包括如下技术步骤：

(一)信号预处理：

a)通过VHDL语言编程，FPGA采集雷达的方位、舰首和触发信号，解析雷达的工作状态；

b)FPGA在触发信号的同步下采集雷达的视频信号，开辟RAM存储空间，形成当前帧数据流；

c)FPGA根据视频信号分辨率要求进行数字抽取，并构建低通滤波器进行FIR滤波；

(二)PC机通过C++编程，实现后级信号处理：

d)预处理后的视频信号经FPGA内嵌的千兆网接口送入PC机；

e)PC机对接收信号进行强度修正；

f)PC机对修正后的信号进行方位和距离的相干积累处理；

g)PC机对相干积累后的信号进行抗地物干扰处理；

h)PC机对抗地物干扰处理后的信号进行同频干扰抑制；

(三)信号处理完成后由终端进行海态回波显示。

本方法实施中的几个关键点介绍如下：

1.数字滤波器仿真设计

用MATLAB软件的FDATOOL工具箱，仿真设计所需的各级FIR滤波器，每一级FIR抽取滤波的输出采样率要大于FIR滤波器的截止频率的两倍，这样才能保证整个数字抽取滤波系统不会发生频率混叠。仿真完成后，用MATLAB生成各级FIR滤波器系数文件供后继工作使用。实施例中我们仿真设计通带为10MHz、阻带为15MHz的64阶FIR滤波器。

2.FPGA的数字抽取滤波实现

在FPGA工程中插入fir_compiler CORE，导入FIR滤波系数文件，选择滤波器类型为抽取滤波，抽取率为2，输入采样率40MHz，时钟频率40MHz，其他选项按默认，点击Finish，生成该IP CORE，并将该CORE添加入FPGA工程中。这样就生成了FIR模块，封装好的FIR模块如下：