[发明专利]可等比例缩小的模拟叠层电感的电路结构及方法

说明书

技术领域

本发明涉及一种模拟射频无源器件的电路结构及方法，具体涉及一种模拟叠层电感的电路结构及方法。

背景技术

目前，在集成电路中包含了大量的无源器件，片上电感就是其中十分重要的一种，片上电感是射频CMOS/BiCMOS集成电路的重要元件之一。在通常的无线产品中，电感元件对总的射频性能有很重要的影响。因此对这些电感元件的设计和分析也得到了广泛的研究。电感作为射频电路的核心部件，它通常可以影响到整个电路的整体性能。目前，经常使用的是叠层电感，其广泛应用在压控振荡器，低噪声放大器等射频电路模块中。叠层电感具有高品质因数Q值，高谐振频率以及最小的芯片面积的优点。叠层电感结构如图1所示。

上面所述的电感器件的电感品质因数Q值是衡量电感器件的主要参数。其是指电感器在某一频率的交流电压下工作时，所呈现的感抗与其等效损耗电阻之比。电感器的Q值越高，其损耗越小，效率越高。

其计算公式为：Q≈wLRs]]>

Q表示品质因数，w表示频率，L表示某一频率下的电感值，Rs表示某一频率下的电阻值。

如图2所示，传统电感的单pi或2pi模型不能很好的反映多叠层电感的特殊结构，没有很好的物理意义。

发明内容

本发明所要解决的技术问题是提供一种可等比例缩小的模拟叠层电感的电路结构，它可以和叠层电感的结构对应，准确反映了上下层金属高频下的趋肤效应，反映了上下层金属间的互感，可实现叠层电感模型按等比例缩小。

为了解决以上技术问题，本发明提供了一种可等比例缩小的模拟叠层电感的电路结构；包括：顶层金属模拟电路，其包括N条并联的子电路组成，每条子电路为串联连接的电阻、电感，N为大于等于2的正整数；上述N条并联的子电路与上层金属线圈自感串联；次顶层金属模拟电路，其包括N条并联的子电路组成，每条子电路为串联连接的电阻、电感，N为大于等于2的正整数；上述N条并联的子电路与下层金属线圈自感串联；上下层金属之间互感效应模拟电路，包括上述上层金属线圈和下层金属线圈；上下层金属的重叠电容连接在所述顶层金属模拟电路和次顶层金属模拟电路之间。

本发明的有益效果在于：模型的结构和叠层电感的结构对应，准确反映了上下层金属高频下的趋肤效应，反映了上下层金属间的互感，物理性强，具有很好的拟合精度，可实现叠层电感模型按等比例缩小。

本发明还提供了可等比例缩小的模拟叠层电感的方法，所述互感系数K的计算公式为：L_test表示实测的叠层电感的总感值，L_top和L_under分别表示上下两层金属线圈的自感。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细说明。

图1是叠层电感结构示意图；

图2是传统的电感模型拓扑结构示意图；

图3是本发明实施例所述电感模型拓扑结构示意图；

图4是本发明实施例所述电感模型L值拟合效果示意图；

图5是本发明实施例所述电感模型Q值拟合效果示意图；

图6是本发明实施例所述电感模型R值拟合效果示意图。

具体实施方式

本专利提出的针对叠层电感的模型拓扑结构如图3所示。电路结构中考虑了上下层金属高频下的趋肤效应，趋肤效应的网络由四条并联的子电路组成，每条子电路的为串联连接的电阻、电感。上下层金属的自感分别用独立的电感元件模型来模拟，并通过物理公式分别计算；上下层金属的重叠电容通过实际重叠的物理尺寸来计算，从而实现可等比例缩小。叠层电感的上下层金属之间有互感效应，这一效应由上下层金属间与趋肤效应串接的的两个电感间的互感来实现。新结构电感拓扑模型准确的反映出叠层电感的物理结构和特性。从图4到图6可以看出，新模型有很好的精度。