[发明专利]一种层叠栅极制作方法

说明书

技术领域

本发明涉及一种半导体制造方法，特别涉及一种层叠栅极制作方法。

背景技术

目前，半导体制造工业主要在硅衬底的晶片(wafer)器件面上生长器件，例如，互补型金属氧化物半导体(CMOS)器件。CMOS器件在微处理器、闪存和特定用途集成电路(ASIC)的半导体技术上占有重要的地位。现在普遍采用双阱CMOS工艺在硅衬底上同时制作导电沟道为空穴的p型沟道金属氧化物半导体场效应管(MOSFET)和导电沟道为电子的n型沟道MOSFET，具体步骤为：首先，将硅衬底中的不同区域通过掺杂分别成为以电子为多数载流子的(n型)硅衬底和以空穴为多数载流子的(p型)硅衬底之后，在n型硅衬底和p型硅衬底之间制作浅沟槽隔离(STI)101，然后在STI两侧用离子注入的方法分别形成空穴型掺杂扩散区(P阱)102和电子型掺杂扩散区(N阱)103，接着分别在P阱102和N阱103位置的wafer器件面依次制作由栅极电介质层104和金属栅105组成的层叠栅极，最后在P阱102和N阱103中分别制作源极和漏极，源极和漏极位于层叠栅极的两侧(图中未画出)，在P阱中形成n型沟道MOSFET，在N阱中形成p型沟道MOSFET，得到如图1所示的CMOS器件结构。

传统的氮氧化合物/多晶硅层叠栅极，是以氮氧化物作为栅极电介质层，多晶硅作为金属栅。随着半导体技术的发展，氮氧化合物/多晶硅层叠栅极的CMOS器件由于漏电流和功耗过大等问题，已经不能满足小尺寸半导体工艺的需要。因此，针对CMOS的层叠栅极结构提出了以高介电系数(High K)材料作为栅极电介质层，以金属材料作为金属栅的High K栅极电介质/金属层叠栅极技术。CMOS的High K栅极电介质/金属层叠栅极技术中非常重要的一点就是控制p型沟道MOSFET和n型沟道MOSFET的阈值电压。但是，在后续源极和漏极的制作过程中，采用的退火步骤会造成High K栅极电介质层和金属栅之间界面状态不稳定，使CMOS器件的阈值电压有很大的变化，不好控制。为了解决这个问题，在p型沟道MOSFET和n型沟道MOSFET的High K栅极电介质层和金属栅之间分别引入高介电系数栅介质覆盖层(capping layer)，由于High K栅极电介质层与capping layer之间以及cappinglayer与金属栅之间的界面状态更为稳定，从而可以降低后续退火工艺引起的阈值电压的变化。一般地，以氧化镧(La₂O₃)作为n型沟道MOSFET的HighK栅极电介质层和金属栅之间的n型capping layer，以氧化铝(Al₂O₃)作为p型沟道MOSFET的High K栅极电介质层和金属栅之间的p型capping layer。

提供具有上述STI301、P阱302和N阱303的p型(或n型)硅衬底的晶片(wafer)，结合图3a～3g说明在所述wafer器件面上制作CMOS的HighK栅极电介质层/金属层叠栅极的具体步骤：

步骤201、图3a为现有技术中层叠栅极制作方法的步骤201的剖面结构示意图，如图3a所示，wafer器件面依次制作层间栅氧化层(inter layer gateoxide)(图中未画出)和High K栅极电介质层304，在High K栅极电介质层304表面沉积氧化镧305；

步骤202、图3b为现有技术中层叠栅极制作方法的步骤202剖面结构示意图，如图3b所示，第一光刻后第一刻蚀氧化镧305，在P阱302上方的High K栅极电介质层304表面形成n型capping layer305’，露出在N阱303上方的High K栅极电介质层304；

本步骤中，第一光刻是指，经过曝光和显影工艺在氧化镧上涂覆的第一光刻胶306上定义n型capping layer的第一光刻图案；

本步骤中，氧化镧作为第一高介电系数栅介质覆盖层，用于n型沟道MOSFET的栅极层叠结构；还可以用氧化铝作为第一高介电系数栅介质覆盖层，在N阱303上方的High K栅极电介质层304表面形成p型capping layer，露出在P阱302上方的High K栅极电介质层；

本步骤中，以第一光刻图案为掩膜第一刻蚀氧化镧305；第一刻蚀是干法刻蚀或湿法刻蚀。干法刻蚀所用的刻蚀气体是含有氧气的等离子气体；湿法刻蚀所用的溶液是盐酸或氨水。此为现有技术，不再赘述。