[发明专利]用于开关功率放大器的全数字调相调幅时钟生成电路

说明书

技术领域

本发明属于时钟生成电路技术领域，具体涉及一种用于开关功率放大器的多阶调相调幅时钟生成电路。

背景技术

通常D类开关功率放大器采用脉冲宽度调制（PWM）来实现输出功率跟随控制信号变化。传统的PWM信号的产生大多采用模拟电路的方法实现。用一只运算放大器构成一个高速比较器，把控制信号加上一定直流偏置后放在比较器的正输入端，另通过自激振荡生成一个三角波加到运放的负输入端。通过比较比较器正端和负端上的电位产生如图1所示的PWM波形，信号高于负端三角波电位时，比较器输出为高电平，反之则输出低电平。但是通常控制信号的上下波幅不一定能与三角波的波幅对齐，若控制信号波形过高或过低将会导致调变失序，从而产生错误。此外由于模拟电路对干扰的低容限以及对相位调制的复杂性使得数字实现脉冲宽度调制变得越来越重要。本发明的主要目的之一在于解决传统模拟方法抗干扰性差和调变失序的问题，同时减小电路规模，降低应用成本。

发明内容

本发明要解决的技术问题是通过数字电路来实现开关功率放大器的脉冲宽度调制和相移调制，保证开关功率放大器正常有序的工作。

为了达到上述目的，本发明提供一个用于开关功率放大器的全数字调相调幅时钟生成电路。该电路包括18相同频时钟生成电路1，两个18选1选择器3、9，两个5—32位译码器2、10，两个四分频电路4、8，二选一选择器5，四选一选择器7，四相交叠时钟生成电路11，时钟组合处理电路6。其中，所述18相同频时钟生成电路1由9路差分对称时钟构成，该电路由一个9级环形振荡器产生18路相同相位差（即相位间隔为20度）的时钟信号；两个18选1选择器3、9，分别选取18路时钟中的两路，作为脉冲宽度调制和相移调制的首相位时钟和末相位时钟；并通过两个四分频电路4、8，4分 频后得到载波下所需频率的驱动时钟；同时，选取18路时钟中最大相移的一路作为4相交叠时钟生成电路11的驱动时钟，分别通过二选一选择器5和通过四选一选择器7，再分别进入四分频电路4和四分频电路8，即通过选取合适的4相时钟时间窗来界定首相位时钟和末相位时钟在载波频率下的所需的脉冲宽度；最后通过最后通过时钟组合处理电路6合成带有相位和脉宽信息的差分时钟12、13提供给功率放大器；两个5—32位译码器2、10分别与两个18选1选择器3、9连接。

本发明中，所述四相交叠时钟生成电路11受上电复位14控制，使调相调幅生成电路在来电时产生正确的时序。

本发明中，所述时钟组合处理电路6为组合逻辑电路，由与门和非门逻辑构成，且为差分对称结构。

本发明中，所述时钟控制位为13位比特控制。 

本发明中，所述18路时钟频率与最后输出的载波频率成4倍频关系，该倍频关系与交叠时钟生成电路输出的相位数一致。

本发明中，所述2个四分频电路均由带有复位控制信号的D触发器构成。

本发明的特点在于：在相位调制和脉冲宽度调制上完全采用基本的数字电路实现，提高了传统模拟方法抗干扰性差和调变失序的问题。采用数字方法实现相位调制和脉宽调制同时减小了电路规模，降低了应用成本。

附图说明

图1为模拟方法实现的脉冲宽度调制。

图2为本发明全数字调相调幅时钟生成电路的原理框图。

图3为本发明全数字调相调幅时钟生成电路的时序图。

具体实施方式

下边结合附图和具体实施方式对本发明作进一步详细描述： 

如图2所示全数字调相调幅时钟生成电路，包括18相同频时钟生成电路1、两个18选1选择器3和9、两个5—32位译码器2和10、两个四分频电路4和8、二选一选择器5、四选一选择器7、四相交叠时钟生成电路11、时钟组合处理电路6等。

首先通过P4、P3、P2、P1、P0的控制，对时钟生成电路给出的18相移位时钟选出一个初始相位时钟，然后对该时钟进行4分频得到相位相同的功率放大器驱动时钟1。通过P5的控制，可以自由选择最后的功率放大器驱动时钟相移是大于90度还是小于90度。如图3所示，P5可以选择周期T1和T2内正沿时钟，其中T1代表相移在0到85度之间，步进精度为5度；T2代表相移在90到175度之间，步进精度为5度；因而总共可以实现36阶相移调制。