[发明专利]栅极结构的制造方法

说明书

技术领域

本发明涉及集成电路制作，尤其涉及具有栅极结构(gate structure)的半导体装置。

背景技术

随着晶体管尺寸的缩减，随着栅极长度(gate length)的减少需减少栅极氧化物(gate oxide)的厚度以维持其表现。然而，为了降低栅漏电流，便采用了高介电常数栅氧化物层，其于相同于未来的技术节点(technology nodes)中所应用的一般栅极氧化物的等效厚度(effective thickness)下可具有较佳实际厚度(physical thickness)。

此外，当技术节点(technology nodes)缩减时，于部分集成电路设计中，便需要采用金属栅极电极(metal gate electrode)替代公知的多晶硅栅极电极(poly gate electrode)，以改善具有经缩减特征尺寸的装置的表现。形成金属栅极电极的工艺之一为“栅极最后(gate last)”工艺，其使得金属栅极电极于“最后”步骤中制备得到，如此可减少需要于栅极形成之后施行的包括高温工艺的后续工艺的数量。

图1A-1C显示了用于半导体装置100的多个公知栅极结构101于一“栅极最后”工艺中的不同制造阶段中的剖面图。图1A显示了多个栅结构101，其可借由于包括数个绝缘区104的硅基板102上依序沉积与图案化一假氧化物层106与一假栅极电极层(未显示)；于基板102内形成数个轻度掺杂源极/漏极区112；使一含氮介电层110环绕假氧化物层106与假栅极电极层；于基板102内形成数个源极/漏极区114；使用一接触蚀刻停止层116与如氧化物的一层间介电层118以环绕含氮介电层110；移除假栅极电极层以于含氮介电层110内形成一开口120。

然而，于后续移除假氧化物层106以于含氮介电层110内形成一较大开口130时则会产生问题，上述移除通常关于湿蚀刻及/或干蚀刻等步骤。于湿蚀刻步骤中，层间介电层118的顶部经各向同性移除后于层间介电层118内留下了数个凹口118a(见于图1B内)。其是起因于湿蚀刻步骤中氢氟酸的使用，而开口120则限制了氢氟酸进入于开口120的内侧表面。如此，较少的氢氟酸抵达了开口120的底部，即假氧化物层106的顶部，而较多的层间介电层118与其反应并移除了少量的假氧化物层106。于其他方法中，图1C显示了于一干蚀刻步骤中使用等离子体而于硅基板102内所形成的数个凹口102a，上述等离子体凹蚀了硅基板102。上述凹口102a或118a于不同方面为有问题的。举例来说，出现于硅基板102内的这些凹口102a可造成掺质分布至沟道区内。因此，将劣化如临界电压与可靠度等特性表现。另一方面，出现于层间介电层118内的这些凹口118a于后续工艺中可能成为一金属的容纳区，进而增加了短路及/或元件故障的可能情形。

如此，便需要于层间介电层或于基板内具有几乎无凹口的一种栅极结构的制造方法。

发明内容

有鉴于此，本发明提供了一种栅极结构的制造方法，以解决上述公知问题。

依据一实施例，本发明提供了一种栅极结构的制造方法，包括：

于一基板上依序沉积与图案化一假氧化物层与一假栅极电极层；使一含氮介电层与一层间介电层环绕该假氧化物层与该假栅极电极层；移除该假栅极电极层；于一第一温度下，暴露该假氧化物层的一表面于含氨气与含氟化合物的一气态混合物中，以移除该假氧化物层；加热该基板至高于该第一温度的一第二温度，以于该含氮介电层内形成一开口；沉积一栅极介电物；以及沉积一栅极电极。

本发明的栅极结构可蚀刻借由干化学可具有没有凹口于层间介电层内或基底内。

为让本发明的上述目的、特征及优点能更明显易懂，下文特举一优选实施例，并配合所附的附图，作详细说明如下：

附图说明

图1A-图1C显示了用于半导体装置的多个公知栅极结构于一“栅极最后”工艺内不同阶段中的剖面情形；

图2为一流程图，显示了依据本发明的多个目的的多个栅极结构的一制造方法；以及

图3A-图3H显示了依据图2所示方法的一实施例中的多个栅极结构于制造内不同阶段中的剖面情形。

其中，附图标记说明如下：

100～半导体装置；

101～栅极结构；

102～硅基板；

102a～凹口；

104～绝缘区；

106～假氧化物层；

110～含氮介电层；

112～轻度掺杂源极/漏极区；

114～源极/漏极区；

116～接触蚀刻停止层；

118～层间介电层；