[发明专利]集成电路的形成方法

说明书

技术领域

本发明涉及半导体电路，且更特别涉及集成电路的形成方法。

背景技术

半导体集成电路(IC)产业已快速成长一段时日。随着IC材料与设计的进步，每一代的IC均比前一代的IC更小更复杂。然而上述进步也会增加集成电路工艺及生产的复杂性，集成电路工艺也需要同样的进展以实现新世代的IC。

在集成电路进步的过程中，其功能密度(每单位面积的芯片具有的内连线元件数目)越来越大，而其尺寸(工艺所能形成的最小元件或连线)则越来越小。工艺尺寸缩小有益于提高工艺效率及相关成本，但也会造成高功率消耗。这可通过采用低功率消耗的元件如互补式金属氧化物半导体(CMOS)元件来改善。

在这股尺寸缩小的趋势中，有多种材料被采用为CMOS元件的栅极或栅极介电层。一般的CMOS元件由栅极氧化物与多晶硅组成。不过为了在尺寸缩小时仍能改良元件效能，上述组合已开始改为金属栅极搭配高介电常数的栅极介电层。

发明内容

为克服现有技术中的缺陷，本发明一实施例提供一种集成电路的形成方法，包括形成栅极介电结构于基板上；形成含钛牺牲层接触栅极介电结构；以及实质上移除全部的含钛牺牲层。

本发明另一实施例提供一种集成电路的形成方法，包括形成高介电常数的栅极介电层于基板上，其中高介电常数的栅极介电层的表面上具有至少一含碳有机化学品；形成含钛牺牲层覆盖高介电常数的栅极介电层，其中含钛牺牲层中的钛含量用以与至少一含碳有机化学品实质上作用以形成产物；以及实质上移除全部的含钛牺牲层与产物。

本发明又一实施例更提供一种集成电路的形成方法，包括以光致抗蚀剂层图案化高介电常数的栅极介电层上的盖层，盖层覆盖高介电常数的栅极介电层的第一部分，并露出高介电常数的栅极介电层的第二部分的表面；移除光致抗蚀剂层；形成含钛牺牲层覆盖盖层与高介电常数的栅极介电层的第二部分的表面；实质上移除全部的含钛牺牲层；以及形成含钛栅极材料于高介电常数的栅极介电层上。

本发明中，多晶硅层表面的多晶硅隆起缺陷数量可减少至所需的程度。

附图说明

图1是本发明一实施例中，清洁栅极介电结构上的有机残余物的流程图；以及

图2A-图2G是本发明一实施例中，形成集成电路的工艺剖视图。

其中，附图标记说明如下：

100～方法；110、120、130～步骤；200～基板；205～绝缘结构；210～栅极介电结构；210a、210b～部分栅极介电结构；211～部分栅极介电结构的表面；220、220a～盖层；230～图案化光致抗蚀剂层；231～移除工艺；233～光致抗蚀剂层的移除工艺；233a～含碳有机残余物；240～含钛牺牲层；241～移除工艺；250～金属栅极；260～多晶硅层。

具体实施方式

一般来说，形成金属栅极的技术可分为栅极优先与栅极后制两种。公知的栅极优先工艺中，先形成高介电常数的栅极介电层于基板上，再形成盖层于高介电常数的栅极介电层上。接着定义光致抗蚀剂层于盖层上以图案化盖层，再移除光致抗蚀剂层。在移除光致抗蚀剂层后形成的氮化钛栅极将直接接触高介电常数的栅极介电层与盖层。之后，在氮化钛栅极上直接形成多晶硅层。

如前所述，图案化盖层后将移除光致抗蚀剂层。上述步骤会形成含碳有机残余物于盖层及高介电常数的栅极介电层上。直接接触高介电常数的栅极介电层的氮化钛栅极，其钛成份会与上述含碳有机残余物作用，形成碳化钛类的残余物于氮化钛栅极与高介电常数的栅极介电层之间。之后沉积的多晶硅层将加剧形成碳化钛残余物，造成多晶硅层的上表面具有多晶硅隆起物(hump)而不利于后续工艺。

基于上述理由，目前亟需集成电路的形成方法，特别是高介电常数的介电材料层上的含碳有机残余物的清洁方法。

可以理解的是，下述内容提供多种实施例或实例以说明本发明的多种特征。为了简化说明，将采用特定的实例、单元、及组合方式说明。然而这些特例仅用以说明而非限制本发明。此外为了简化说明，本发明在不同图示中采用相同符号标示不同实施例的类似元件，但上述重复的符号并不代表不同实施例中的元件具有相同的对应关系。在下述说明中，将某一结构形成于另一结构上、将某一结构连接至另一结构、及/或将某一结构耦合至另一结构指的可能是两者直接接触，或者两者间隔有其他结构这两种情况。另外，空间的相对用语如“较下”、“较上”、“水平的”、“垂直的”、“位于其上”、“位于其下”、“上”、“下”、“顶”、或“底”等等，仅用以方便陈述某一结构与另一结构之间的相对关系。上述空间的相对用语可延伸至元件中其他方向的结构。