[发明专利]半导体装置

说明书

技术领域

本发明涉及具有在外部连接端子与内部电路区之间为了保护形成在所述内部电路区的内部元件免受ESD造成的破坏而形成的，ESD保护元件的半导体装置。

背景技术

在具有MOS型晶体管的半导体装置中，作为用于防止来自外部连接用的PAD的静电造成的内部电路的破坏的ESD保护元件，众所周知将N型MOS晶体管的栅极电位固定为接地(Vss)而设置为截止(OFF)状态的，所谓截止晶体管。

为了防止内部电路元件的ESD破坏，重要的是尽量将大比例的静电脉冲引入截止晶体管且对内部电路元件不传播，或者快速且较大的静电脉冲转化为缓慢且较小的信号后传输。

此外，截止晶体管与构成其它逻辑电路等的内部电路的MOS型晶体管不同，由于需要流尽一时引入的多量静电产生的电流，往往设定为数百微米级的较大的晶体管宽度(W宽度)。

因此存在截止晶体管的占有面积大，特别是在较小的IC芯片中成为整个IC的成本上升的原因的问题。

此外，截止晶体管往往采用将多个漏极区、源极区、栅极电极组合成梳齿形的形状，但通过采用组合多个晶体管的结构，难以使ESD保护用的N型MOS晶体管全体做均匀的动作，例如会在离外部连接端子的距离较近的部分产生电流集中，有时不能充分地发挥原来的ESD保护功能而被破坏。

作为其改善对策，还提出这样的例子：对应于离外部连接端子的距离，特别是使漏极区上的接触孔与栅极电极的距离，在离外部连接端子的距离越远时就越小而加快晶体管的动作的办法(例如，参照专利文献1)。

专利文献1：日本特开平7-45829号公报

发明内容

但是，为减小截止晶体管的占有面积而减小W宽度时，会无法充分地发挥保护功能。此外在改善例中，通过调整漏极区的，从接触部到栅极电极为止的距离，局部地调整晶体管动作速度，但是，由于随着漏极区的宽度的缩小无法确保所希望的接触宽度的，近年的包含高熔点金属的布线造成的布线的低电阻化，存在浪涌的传播速度进一步加快，有时仅由接触部到栅极电极为止的距离无法完全调整等的问题，此外，没有公开为了防止内部电路元件的ESD破坏，而以比内部电路元件低的电压可以进行停止(ォフトラ)动作，尽量将大比例的静电脉冲引入到截止晶体管并且不对内部电路元件传播的改善对策。

为了解决上述问题，本发明的半导体装置如下构成。

一种半导体装置，具有沟槽分离区，在内部电路区至少具有内部元件的N型MOS晶体管，在外部连接端子与所述内部电路区之间，具有保护所述内部元件的N型MOS晶体管或其它的内部元件免受ESD造成的破坏的ESD保护用的N型MOS晶体管，其中，在所述ESD保护用的N型MOS晶体管的衬底电位固定用P型扩散区与所述ESD保护用的N型MOS晶体管的源极及漏极区之间设置的所述沟槽分离区的深度，设定为比在所述内部元件的N型MOS晶体管的衬底电位固定用P型扩散区与所述内部元件的N型MOS晶体管的源极及漏极区之间设置的所述沟槽分离区的深度深。

通过这些方案，既不会增加工序也不会增加占有面积，而可以使继续ESD保护用的N型MOS晶体管的双极(bipolar)动作用的保持(hold)电压低于内部元件的N型MOS晶体管的保持电压，能够得到包括具有充分的ESD保护功能的ESD保护用的N型MOS晶体管的半导体装置。

(发明效果)

通过以上说明的方案，既不会增加工序也不会占有面积，而可以使继续ESD保护用的N型MOS晶体管的双极动作用的保持电压低于内部元件的N型MOS晶体管的保持电压，能够得到包括具有充分的ESD保护功能的ESD保护用的N型MOS晶体管的半导体装置。

附图说明

图1是表示本发明的半导体装置的ESD保护用的N型MOS晶体管和内部元件的N型MOS晶体管的一实施例的示意剖视图。

具体实施方式

实施例1

图1是表示本发明的半导体装置的ESD保护用的N型MOS晶体管和内部元件的N型MOS晶体管的一实施例的示意剖视图。

首先，从ESD保护用的N型MOS晶体管601开始进行说明。

在作为第一导电型半导体衬底的P型的硅衬底101上，形成由一对N型的高浓度杂质区构成的源极区201和漏极区202，在与其它的元件之间形成浅沟槽隔离(shallow trench isolation)的第一沟槽分离区301而绝缘分离。