[发明专利]在带有三掩膜屏蔽栅工艺的沟槽中直接接触

说明书

技术领域

本发明主要涉及一种半导体器件，更确切地说，涉及一种沟槽栅极场效应晶体管(FET)以及制备同类器件的方法。

背景技术

DMOS(双扩散MOS)晶体管是一种MOSFET(金属氧化物半导体场效应管)，利用两个顺序扩散阶梯，校准到一个公共边上，构成晶体管的通道区。DMOS晶体管通常是高电压、高电流器件，既可以作为分立式晶体管，也可以作为功率集成电路的元件。DMOS晶体管仅用很低的正向电压降，就可以在单位面积上产生高电流。

典型的DMOS晶体管是一种叫做沟槽DMOS晶体管的器件，其中通道位于沟槽的侧壁上，栅极形成在沟槽中，沟槽从源极延伸到漏极。布满了薄氧化层的沟槽用多晶硅填充，比平面垂直DMOS晶体管结构对电流的限制还低，因此它的导通电阻较小。

双栅沟槽MOSFET已经研发并制造出来。美国公开号为2006/0273386的专利申请提出了一种制备屏蔽栅极场效应管的方法，这种晶体管在第二导电类型的半导体区域上方，具有一个第一导电类型的本体区。栅极沟槽通过本体区延伸，在半导体区域内终止。至少一个导电屏蔽电极沉积在栅极沟槽中。屏蔽电极连接在源电压上，从漏极屏蔽栅极电极，以降低栅漏电容(Cgd)，并提高击穿电压。栅极电极沉积在栅极沟槽中，但与至少一个导电屏蔽电极绝缘。屏蔽介质层使至少一个导电屏蔽电极与半导体区域相绝缘。栅极介质层使栅极电极与本体区相绝缘。之所以形成屏蔽介质层，是为了使它向外扩展，直接延伸到本体区下方。

但是，制备这种屏蔽栅场效应管的传统方法需要六至八个掩膜工艺，不仅昂贵而且耗时。

正是基于以上情况，我们提出了本发明的各种实施例。

发明内容

本发明所提供的一种用于制备屏蔽栅极沟槽半导体器件的方法，包括以下步骤：

步骤a：将沟槽掩膜作为第一掩膜，用于半导体衬底；

步骤b：刻蚀半导体衬底，形成晶体管元沟槽(TR1)、栅极沟槽(TR2)和源极沟槽(TR3)，它们的宽度分别为晶体管元沟槽宽度(W1)、栅极沟槽宽度(W2)和源极沟槽宽度(W3)，其中源极沟槽(TR3)是最宽和最深的沟槽，源极沟槽宽度(W3)取决于栅极沟槽(TR2)的深度(D2)；

步骤c：在晶体管元沟槽(TR1)、栅极沟槽(TR2)和源极沟槽(TR3)的底部，制备第一导电材料，以形成源极电极；

步骤d：在晶体管元沟槽(TR1)和栅极沟槽(TR2)中的第一导电材料上方，制备第二导电材料，以形成栅极电极，其中第一和第二导电材料相互分离，并通过绝缘材料，与半导体衬底分离；

步骤e：在晶体管元沟槽(TR1)、栅极沟槽(TR2)和源极沟槽(TR3)上方，沉积第一绝缘层，其中用绝缘物填满源极沟槽(TR3)的顶部；

步骤f：在衬底的顶部，制备一个本体层；

步骤g：在本体层的顶部，制备一个源极层；

步骤h：在晶体管元沟槽(TR1)、栅极沟槽(TR2)和源极沟槽(TR3)以及源极的上方，制备第二绝缘层；

步骤i：在第二绝缘层上方，运用接触掩膜作为第二掩膜；

步骤j：在源极沟槽(TR3)中形成源极电极接触，在栅极沟槽(TR2)中形成栅极电极接触，并形成源极/本体接触到半导体衬底；以及

步骤k：运用一个金属掩膜作为第三掩膜，在第二绝缘层上方，制备源极金属和栅极金属。

上述的方法，其中，步骤k包括：

在第二绝缘层上方，沉积一个金属层；

在金属层上方，使用所述的金属掩膜作为第三掩膜；以及

通过金属掩膜，刻蚀金属层，形成栅极金属和源极金属。

上述的方法，其中，步骤a包括：

在半导体衬底上方，沉积一个氧化层；以及

用第一掩膜形成氧化层的图案，以制备一个硬掩膜。

上述的方法，其中，晶体管元沟槽宽度(W1)为0.3微米至0.5微米；栅极沟槽宽度(W2)为0.6微米至0.9微米；以及源极沟槽宽度(W3)为1.2微米至2.0微米。

上述的方法，其中，源极沟槽宽度(W3)与栅极沟槽宽度(W2)之比的比例为1.5至3。

上述的方法，其中，源极沟槽宽度(W3)与栅极沟槽的深度(D2)之比的比例为1.1至1.3。

上述的方法，其中，步骤c包括：

在晶体管元沟槽(TR1)、栅极沟槽(TR2)和源极沟槽(TR3)的侧壁上，制备一个氧化层；

在晶体管元沟槽(TR1)、栅极沟槽(TR2)和源极沟槽(TR3)中，原位沉积第一导电材料；以及

回刻第一导电材料。