[发明专利]一种用于负电源电压的薄层SOI集成功率器件

说明书

技术领域

本发明属于半导体功率器件技术领域，涉及集成半导体器件，具体涉及应用于高压功率集成电路的负电源电压薄层SOI集成半导体器件。

背景技术

传统的高压集成电路器件工作在正电源的环境下，在电机驱动、显示驱动、汽车电子等领域得到了广泛的应用，但是传统的高压集成电路器件结构并不能满足负电源电压的工作环境要求。

发明内容

本发明提供一种应用于高压功率集成电路的负电源电压薄层SOI集成半导体器件，这种高压集成半导体器件在充分利用SOI技术的低漏电、低功耗等优点，同时满足多输出和紧缩芯片面积的需要的基础上，能够满足负电源电压的工作环境要求。

本发明技术方案为：

一种用于负电源电压的薄层SOI集成功率器件，如图1至图3所示，包括在衬底1、埋氧层2和SOI层3。埋氧层2处于衬底1和SOI层3之间，SOI3层是厚度为0.5～3μm的薄层半导体。所述SOI层3上至少集成了高压nLIGBT器件(n-channel Lateral Insulated Gate Bipolar Transistors)50、高压pLDMOS器件(p-channel Lateral Double-diffused MOSFET)51和高压nLDMOS器件(n-channel Lateral Double-diffused MOSFET)52中的两种或三种器件。不同的高压器件之间通过埋氧层2和建立在埋氧层2上的介质隔离区4实现完全隔离；所述介质隔离区4可采用常规的硅局部氧化LOCOS(LOCal Oxidation ofSilicon)工艺或浅槽隔离技术实现实现。

所述高压nLIGBT器件50的SOI层由p型体区14、n型漂移区15、p型阴极区阱13、n⁺阴极区11、p⁺阱接触区10、n型阳极区阱16、p⁺阳极区12构成。n型漂移区15上具有场氧化层501。nLIGBT栅氧化层508处于多晶硅栅极507和p型体区14之间，作为nLIGBT器件的厚栅氧化层，其厚度应保证氧化层中的电场强度小于5×10⁶V/cm，以满足负电源电压高压集成电路对nLIGBT器件栅极和源极间耐高压的要求。所述p型阴极区阱13、p型体区14、n型漂移区15、n型阳极区阱16直接与埋氧层2相接。所述p⁺阳极区12处于阳极金属506下、被n型阳极区阱16所包围。所述n⁺阴极区11和p⁺阱接触区10并排处于阴极金属505下、被p型阴极区阱13包围。多晶硅栅极507、阴极金属505和阳极金属506通过层间介质502相互隔离。

所述高压pLDMOS器件51的SOI层3由n型体区21、p型漂移区22、n型源区阱20、n⁺阱接触区17、p⁺源区18、p型漏区阱40和p⁺漏区19构成。p型漂移区22上具有场氧化层511；nLDMOS栅氧化层518处于多晶硅栅极517和n型体区21之间。所述n型源区阱20、n型体区21、p型漂移区22、p型漏区阱40直接与埋氧层2相接。所述p⁺漏区19处于漏极金属516下，被p型漏区阱40所包围。所述p⁺源区18和n⁺阱接触区17并排处于源极金属515下、被n型源区阱20包围。多晶硅栅极517、源极金属515和漏极金属516通过层间介质512相互隔离。

所述高压nLDMOS器件52的SOI层3由p型体区28、n型漂移区27、p型源区阱36、n⁺源区24、p⁺阱接触区25、n型漏区阱26和n⁺漏区23构成。n型漂移区27上具有场氧化层521。nLDMOS栅氧化层528处于多晶硅栅极527和p型体区28之间，作为nLDMOS器件的厚栅氧化层，其厚度应保证氧化层中的电场强度小于5×10⁶V/cm，以满足负电源电压高压集成电路对nLDMOS器件栅极和源极间耐高压的要求。所述p型源区阱36、p型体区28、n型漂移区27、n型漏区阱26直接与埋氧层2相接。所述n⁺漏区23处于漏极金属526下、被n型漏区阱26包围。所述n⁺源区24和p⁺阱接触区25并排处于源极金属525下、被p型源区阱36包围。多晶硅栅极527、源极金属525和漏极金属526通过层间介质522相互隔离。