[发明专利]半导体装置和显示装置

权利要求书

1.一种半导体装置，包括：

第一晶体管，所述第一晶体管的第一端子电连接于第一布线，所述第一晶体管的第二端子电连接于第二布线；

第二晶体管，所述第二晶体管的栅极电连接于所述第一布线，所述第二晶体管的第一端子电连接于所述第一布线，并且所述第二晶体管的第二端子电连接于所述第一晶体管的栅极；

第一开关，所述第二布线通过所述第一开关电连接于第三布线；

第二开关，所述第二布线通过所述第二开关电连接于所述第三布线；以及

第三开关，所述第一晶体管的栅极通过所述第三开关电连接于所述第三布线。

2.根据权利要求1所述的半导体装置，其中将时钟信号输入到所述第一布线。

3.根据权利要求1所述的半导体装置，其中所述第一晶体管和所述第二晶体管分别包含氧化物半导体。

4.根据权利要求1所述的半导体装置，其中所述第二晶体管的沟道宽度大于所述第一晶体管的沟道宽度。

5.根据权利要求1所述的半导体装置，其中所述第一晶体管和所述第二晶体管分别包含非晶半导体。

6.根据权利要求1所述的半导体装置，其中所述第一晶体管和所述第二晶体管分别包含非晶硅半导体。

7.一种半导体装置，包括：

第一晶体管，所述第一晶体管的第一端子电连接于第一布线，所述第一晶体管的第二端子电连接于第二布线；

第二晶体管，所述第二晶体管的栅极电连接于所述第一布线，所述第二晶体管的第一端子电连接于所述第一布线，并且所述第二晶体管的第二端子电连接于所述第一晶体管的栅极；

第三晶体管，所述第三晶体管的栅极电连接于第四布线，所述第三晶体管的第一端子电连接于第三布线，所述第三晶体管的第二端子电连接于所述第二布线；

第四晶体管，所述第四晶体管的栅极电连接于第五布线，所述第四晶体管的第一端子电连接于所述第三布线，所述第四晶体管的第二端子电连接于所述第二布线；以及

第五晶体管，所述第五晶体管的栅极电连接于所述第五布线，所述第五晶体管的第一端子电连接于所述第三布线，所述第五晶体管的第二端子电连接于所述第一晶体管的栅极。

8.根据权利要求7所述的半导体装置，其中将时钟信号输入到所述第一布线。

9.根据权利要求7所述的半导体装置，其中所述第一晶体管至所述第五晶体管分别包含氧化物半导体。

10.根据权利要求7所述的半导体装置，其中所述第二晶体管的沟道宽度大于所述第一晶体管的沟道宽度。

11.根据权利要求7所述的半导体装置，其中所述第五晶体管的沟道宽度大于所述第二晶体管的沟道宽度。

12.根据权利要求7所述的半导体装置，其中所述第一晶体管至所述第五晶体管分别包含非晶半导体。

13.根据权利要求7所述的半导体装置，其中所述第一晶体管至所述第五晶体管分别包含非晶硅半导体。

14.一种半导体装置，包括：

第一晶体管，所述第一晶体管的第一端子电连接于第一布线，所述第一晶体管的第二端子电连接于第二布线；

第二晶体管，所述第二晶体管的栅极电连接于所述第一布线，所述第二晶体管的第一端子电连接于所述第一布线，并且所述第二晶体管的第二端子电连接于所述第一晶体管的栅极；

第三晶体管，所述第三晶体管的栅极电连接于第四布线，所述第三晶体管的第一端子电连接于第三布线，所述第三晶体管的第二端子电连接于所述第二布线；

第四晶体管，所述第四晶体管的栅极电连接于第五布线，所述第四晶体管的第一端子电连接于所述第三布线，所述第四晶体管的第二端子电连接于所述第二布线；

第五晶体管，所述第五晶体管的栅极电连接于所述第五布线，所述第五晶体管的第一端子电连接于所述第三布线，所述第五晶体管的第二端子电连接于所述第一晶体管的栅极；以及

第六晶体管，所述第六晶体管的栅极电连接于所述第四布线，所述第六晶体管的第一端子电连接于所述第三布线，所述第六晶体管的第二端子电连接于所述第一晶体管的栅极。

15.根据权利要求14所述的半导体装置，其中将时钟信号输入到所述第一布线。