[发明专利]一种在重新粘合过程中防止待测芯片损伤的方法

说明书

技术领域

本发明涉及集成电路制造领域，尤其涉及一种在重新粘合过程中防止待测芯片损伤的方法。

背景技术

集成电路(Integrated Circuit，IC)已经将在单个硅片上制造的互联电路由几个发展到数万个。目前，集成电路所提供的性能及复杂程度已远远超过了的最初想象。为了提高复杂度和电路密度，即在给定的芯片面积上能够封装的数量增多，最小的器件特征尺寸已经随着集成电路的发展变得更小。

增加电路密度不仅提高了集成电路的复杂度和性能，而且为用户提供了较低的成本。一套集成电路生产设备要花费几亿甚至几十亿美元。每个生产设备都有一定的晶片生产量，而每个晶片上都要有一定数量的集成电路。因此通过把一个集成电路上的各个器件做得更小，就可以在每个晶片上做更多的器件，这样就可以增加生产设备的产量。当在集成电路生产设备中完成各种器件的制造后，这些器件必须经过测试和封装，以保证所制造的电路的可靠性。一项可以用于封装所制造的电路技术是将电路封装在球栅阵列(Ball Grid Array，BGA)封装中，将电路封装在模制材料中来保护电路，是芯片避免受到暴露或不希望有的接触。焊接球(Wire Ball)附着于封装的基部，以提供来自集成电路的可靠的电连接。

在集成电路执行封装过程后，可能解封装或打开芯片封装以便对集成电路或封装的内部特征进行分析或电检查。解封装过程可以包括诸如撬动或切除封装层的纯机械过程，或可以利用化学刻蚀、等离子体刻蚀或热机械溢出过程来移除封装层。例如，在解封装后，可能会对暴露的电路进行热测试，以确定电路循环工作后芯片上是否出现热点或者光子发射点；在解封装或打开封装后对集成电路或封装的内部特征进行分析或电检查，其中一项是对暴露的待测芯片进行光测试，以确定电路循环工作后芯片上是否出现因缺陷等问题造成的不正常光子的出现。现有技术中，检测的方法是首先在光学显微镜下获得待测芯片的光学图像一，然后将触针分别接触在指定的待测电路的焊接球上，通电后在光学检测仪中获得电流通过情况下待测芯片的光学图像二，将所述光学图像一与所述光学图像二进行比对，获得光子异常点或者阻值异常点，从而得到待测芯片的缺陷或异常处，进而进一步分析。在上述测试方法中，所述焊接球位于所述待测芯片的正面，光学检测仪也是从所述待测芯片的正面照射，获得所述光学图像二。然而在测试过程中，从待测芯片正面获得所述光学图像二时，部分光子会被位于待测芯片上的金属引线吸收，无法全部检测处待测芯片的异常或缺陷处。

为解决测试方法存在的问题，现有技术进一步采用背面检测方法，引进重新粘合技术(Re-bonding Technology)，图1为现有技术中利用背面检测方法的.示意图一。图2为现有技术中采用背面检测方法的示意图二。如图1所示，将待测芯片100固定绝缘载体102(例如玻璃片等)上，用金属引线106将待测芯片100的焊接球与金属条104(例如铝条等)电连接，如图2所示，所述金属条104的另一端绕至所述绝缘载体102的背面，则在测试过程中，将所述绝缘载体102的背面朝上，将触针接触所述金属条104，通电后在光学检测仪中获得电流通过情况下待测芯片100的光学图像三，将所述光学图像一与所述光学图像三进行比对，获得光子异常点，从而得到待测芯片100的缺陷或异常处，进而进一步分析。因待测芯片100的背面为硅衬底，所述硅衬底和绝缘载体102对光子的吸收能力极弱，从而利用重新粘合技术对待测芯片的背面进行测试能够更准确、全面地检测处待测芯片的缺陷或异常处。

随着集成电路制造技术的发展，尤其是随着Cu和低介电常数(Low K)技术的发展，重新粘合技术又遇到了瓶颈，低介电常数物质具有多孔性，致密性差、且塑性差、易碎且与Cu的配合度低，图3为现有技术中重新粘合技术的示意图，如图3所示，在重新粘合(Re-Bonding)过程中，引线装置200引出金属引线106与待测芯片100上的焊接球110相连，金属引线106下垂时对焊接球110形成下压力，并且有左右摆动的力，就会损坏焊接球或金属引线106掉落在焊接球110周围极易损伤待测芯片100，从而影响测试及后续测试过程。

发明内容

本发明要解决的技术问题是，提供一种在重新粘合过程中防止待测芯片损伤的方法。