[发明专利]绝缘体上硅的波导光栅耦合器及其制作方法

说明书

技术领域

本发明涉及光子器件技术领域，是一种光栅波导耦合器，该光栅耦合器的结构可有效降低光纤和亚微米波导间的耦合损耗，易于实现高密度光器件集成和光芯片的片上测试，广泛应用于光通讯，芯片间光互连、光芯片检测以及高速硅电光集成中。

背景技术

进入新世纪以来，随着微纳光电集成技术的不断发展，芯片的集成度越来越高，器件的尺寸不断缩小，用于传输光信号的波导逐渐缩小到了亚微米尺度。在用于通信波段的众多光波导材料中，绝缘体上硅材料由于波导层有强大的光限制能力，易于制作亚微米级别的低损耗光波导；同时制备工艺与微电子集成电路工艺兼容，大大减少了制备光电芯片的成本，使之成为实现高密度光电集成芯片的最有竞争力的材料之一。然而，随着绝缘体上硅光波导尺寸的缩小，波导中的光的模斑尺寸也变得小于1μm，而光纤中的模斑尺寸为8-10μm，二者之间模斑尺寸、有效折射率的失配将导致辐射模以及背反射的出现，光从光纤进入这种小尺寸的波导经常会带来很大的损耗，这给器件的在线测试、后续的封装等带来了很大的困难，芯片的性能也受到了局限。因此在集成光电子学领域，虽然绝缘体上硅亚微米波导能够用于制作各种高集成度、高性能的光电器件，但光波导与用于输入输出光的光子器件之间的耦合问题是一直是一个亟待解决的课题。

近些年来，光栅耦合器由于对准容差大，易实现芯片在线测试，不需要后续的抛光工艺等优势成为了解决耦合问题的重要途径之一。目前普通均匀周期光栅耦合器(占空比为0.5)已经可以实现与光纤的垂直耦合，但耦合效率较低。另外，由于光波导通常比光栅的刻蚀深度更深，导致光栅耦合器的制作往往需要两步电子束光刻和刻蚀工艺，不仅增加了制备成本，而且由于套刻误差的存在，工艺容差也减小了。如果通过增加普通均匀周期光栅耦合器的刻蚀深度来实现一次电子束光刻和刻蚀工艺制备光波导与光栅耦合器，又会导致耦合效率的降低。

发明内容

本发明的目的在于提供一种绝缘体上硅的波导光栅耦合器及其制作方法，其可实现了光纤与亚微米波导之间的高效耦合；可以实现光波导与耦合器通过一次电子束光刻与刻蚀工艺同时制备。

为达到上述目的，本发明的技术解决方案是：

本发明提供一种绝缘体上硅的波导光栅耦合器，所述耦合器采用绝缘体上硅材料，包括：

一衬底；

一限制层，该限制层制作在衬底上；

一波导层，该波导层制作在限制层上，该波导层上面的一端横向制作有衍射光栅；

一光子器件，该光子器件的光发射端或接收端置于波导层上的衍射光栅的上方。

本发明还提供一种绝缘体上硅的波导光栅耦合器的制作方法，包括如下步骤：

步骤1：在硅衬底上依次制作限制层和波导层，形成绝缘体上硅晶片；

步骤2：清洗绝缘体上硅晶片表面的波导层，烘干；

步骤3：将烘干的绝缘体上硅晶片放入匀胶机中，旋涂电子束光刻胶层，前烘；

步骤4：采用电子束曝光工艺对绝缘体上硅晶片表面的电子束光刻胶进行曝光，在绝缘体上硅晶片的表面形成亚微米波导、锥形波导和衍射光栅的光刻胶掩膜图形；

步骤5：采用感应耦合等离子体刻蚀，在波导层上形成亚微米波导、锥形波导和衍射光栅；

步骤6：将刻蚀完成的绝缘体上硅晶片去胶清洗；

步骤7：将一光子器件置于靠近波导层上的衍射光栅的上部，完成波导光栅耦合器的制作。

附图说明

下面结合附图和实施例对本发明的结构和特征作进一步的详细描述，其中：

图1是绝缘体上硅的波导光栅耦合器的结构截面示意图；

图2是绝缘体上硅的波导光栅耦合器的结构三维示意图；

图3是绝缘体上硅的波导光栅耦合器的材料结构示意图；

图4是绝缘体上硅的波导光栅耦合器的光栅区的局部放大图。

图5(a)、(b)、(c)、(d)是为制作图1和图2所示的绝缘体上硅的波导光栅耦合器中的光栅与波导的工艺流程示意图。

具体实施方式

请参阅图1、图2及图3所示，本发明提供一种绝缘体上硅的波导光栅耦合器，所述耦合器采用绝缘体上硅材料，包括：

一衬底7；该衬底为绝缘体上硅的衬底，波导层与限制层均制作在该衬底上。

一限制层6，该限制层6制作在衬底7上；限制层6的厚度大于1μm；该限制层为绝缘体上硅的限制层，由于其折射率小于波导层，可以将光限制在波导层的波导中；

一波导层5，该波导层5制作在限制层6上，该波导层5上面的一端横向制作有衍射光栅3，该波导层5的厚度小于1μm；该波导层5包括：亚微米波导1、锥形波导2和衍射光栅3；