[发明专利]用于CMOS图像传感器的结合处理

说明书

交叉参考

本申请是2008年9月8日提交的序列号为No.12/206,349的美国部分继续申请，其全部内容结合于此作为参考。当前公开涉及以下共同指定的US专利申请，其全部内容结合于此作为参考：由发明人Chen-Cheng Kuo等人于2008年5月14日提交的名为“Structure and Process for the Formationof TSVs”的美国序列第12/152,381号；以及由发明人Kuo-Ching Hsu等人于2008年9月8日提交的名为“INTRODUCING A METAL LAYERBETWEEN SIN AND TIN TO IMPROVE CBD CONTACT RESISTANCEFOR P-TSB”的美国序列第No.12/206,349号。

技术领域

本发明涉及一种集成电路，更具体地说，涉及一种用于CMOS图像传感器的结合处理。

背景技术

存在多种类型的半导体集成电路器件，其中，外部连接(例如，接合焊盘)被放置在器件的“后侧”上，即，在半导体衬底的与具有最多金属化层的一侧相对的一侧上。

图1a提供包括CMOS图像传感器的两个芯片尺寸封装(CSP)器件10、12的侧截面图。图1a示出了经由适当连接件连接至载体衬底14(诸如，晶圆载具)的两个器件10、12。器件10、12进一步包括分别在器件的后侧上的接合焊盘20、22以及对应的焊锡块24、26。金属互连件30、32分别将接合焊盘20、22连接至器件10、12的前侧。

图1b提供了两个CSP器件10、12以及它们之间的划线区域40的顶视图。每个器件10、12实际上包括多个接合焊盘，分别包括一行焊盘42、44和延伸焊盘46、48。划线区域40包括划线50和一对密封环52、54。

上述器件存在多个问题。一个问题在于，焊盘数量必须是双数，这是由于延伸焊盘，其要求额外空间和放大的芯片尺寸。另一个问题在于，外部电介质膜开裂和受潮。金属互连件还存在可靠性问题。

图1c和图1d进一步提供了更详细的CSP器件10的截面图。互连件64和钝化层66形成在衬底62上。金属焊盘68形成在布线64上。然后，诸如干膜的电介质膜70形成在钝化层上并且被进一步图案化。金属结构72形成在图案化电介质膜的开口中。金属结构72包括与金属焊盘68接触的金属柱74以及硅通孔(TSV)金属柱76。然后，去除图案化的电介质膜70，留下从钝化层66伸出的金属结构72，如图1d所示。金属结构72的顶面和钝化层66的顶面具有阶梯高度，导致封装问题和所涉及的器件性能相关问题。

发明内容

本公开在特定实施例中提供了一种制造集成电路(IC)的方法。该方法包括：在衬底的前侧上形成电器件；在衬底的前侧上形成顶部金属焊盘，该顶部金属焊盘连接至电器件；在衬底的前侧上形成钝化层，该顶部金属焊盘被嵌入钝化层中；在钝化层中形成开口，使顶部金属焊盘暴露；在衬底中形成深沟槽；将导电材料填充到深沟槽和开口中，得到深沟槽中的晶圆通孔(TWV)部件和开口中的焊盘-TWV部件，其中，顶部金属焊盘通过焊盘-TWV部件连接至TWV部件；以及进行抛光处理以去除多余的导电材料，形成基本平坦的表面。

本公开在另一个实施例中还提供了一种形成集成电路的方法。该方法包括：在硅衬底的前表面中形成半导体器件；在半导体器件上从硅衬底的前侧形成多层布线(MLI)；在MLI上形成金属焊盘，该金属焊盘与半导体器件连接；在金属焊盘和硅衬底上形成电介质层，该金属焊盘被嵌入电介质层中；蚀刻电介质层以在电介质层中形成沟槽，使沟槽中的金属焊盘暴露；执行电介质蚀刻以在MLI中形成通孔；执行硅蚀刻，以使通孔继续通过硅衬底，以形成硅通孔(TSV)；对TSV和沟槽执行铜金属化；以及之后进行化学机械抛光(CMP)处理。

根据多种实施例，本公开还提供了一种集成电路。该集成电路包括：电器件，形成在衬底的前侧上；钝化层，形成在衬底的前侧上；金属焊盘，被嵌入钝化层中并且与电器件连接；晶圆通孔(TWV)特征，形成在衬底中并且延伸至衬底的后侧；以及焊盘-TWV金属部件，被嵌入钝化层中并且接触金属焊盘和TWV部件，其中，焊盘-TWV和钝化层具有公共顶面。

附图说明

当阅读附图时，从以下详细描述可以最好地明白本公开的各个方面。需要强调的是，根据工业中的标准惯例，多种特征不按比例绘制。实际上，为了描述清楚，多种特征的尺寸可以任意增加或减小。

图1a是两个芯片尺寸封装(CSP)器件的侧截面图。