[发明专利]一种不对称多芯片系统级集成封装器件及其封装方法

权利要求书

1.一种不对称多芯片系统级集成封装器件，包括顶部芯片、底部芯片、放置于底部芯片下方的基板、和连接线，其特征在于，所述顶部芯片的尺寸小于底部芯片的尺寸；底部芯片上设置有接线焊盘或焊料凸点；顶部芯片按焊盘面朝下方向放置，底部芯片按焊盘面朝上方向放置，底部芯片放置于基板之上，顶部芯片和底部芯片的焊盘面对面键合，底部芯片通过连接线和基板导通。

2.根据权利要求1所述的不对称多芯片系统级集成封装器件，其特征在于，所述封装器件可以通过在相邻封装器件之间设置间隔阻挡层进行多层叠加。

3.根据权利要求1所述的不对称多芯片系统级集成封装器件，其特征在于，所述底部芯片设有引线访问焊盘，所述底部芯片的焊盘以接线连接到基板。

4.根据权利要求1所述的不对称多芯片系统级集成封装器件，其特征在于，所述顶部芯片与底部芯片垂直焊盘跟焊盘链接。

5.根据权利要求1所述的不对称多芯片系统级集成封装器件，其特征在于，在所述底部芯片焊盘四周纵向或横向设置小焊盘。

6.根据权利要求3所述的不对称多芯片系统级集成封装器件，其特征在于，在所述顶部芯片和底部芯片的焊盘四周横向或纵向设置冗余修补焊盘，所述焊盘与所述冗余修补焊盘由修补金属层互连，所述冗余修补焊盘与所述修补金属层之间设有晶体管。

7.如权利要求1所述不对称多芯片系统级集成封装器件的封装方法，在真空或半真空状态下，将所述顶部芯片与所述底部芯片的焊盘键合连接，其特征在于，在接有等离子体发生器的环状内，所述顶部芯片与所述底部芯片的焊盘接触，以所述顶部芯片外圆环小孔产生的高温电浆冲击并除去杂质，所述顶部芯片与所述底部芯片的焊盘键合连接。

8.如权利要求7所述不对称多芯片系统级集成封装器件的封装方法，其特征在于，还可以通过刻蚀1～20 um厚度的聚合物沟道并采用自对准全压铸模具沟槽，在晶圆表面形成聚合物沟槽；所述顶部芯片通过聚合物沟槽键合在所述底部芯片焊盘的正确位置；蚀刻掉聚合物材料开放连接线导通基板。

9.如权利要求7所述不对称多芯片系统级集成封装器件的封装方法，其进一步特征在于，所述键合是在设置附加晶圆键合机架构条件下进行，采用真空压焊吸头吸住所述顶部芯片使其发射在所述底部芯片上，所述顶部芯片在水平或垂直方向均不移动，控制所述晶圆在水平或垂直方向移动并对准精度。