[发明专利]一种在锗衬底上低温原子层沉积Hf基栅介质薄膜的方法

说明书

技术领域

本发明涉及原子层沉积技术，具体是一种利用低温原子层沉积技术在锗衬底上沉积Hf基栅介质薄膜的方法。

背景技术

目前，高k材料在传统的硅基集成电路领域的研究，已经取得了不少进展，Intel已经在量产的45nm技术Penryn微处理器产品中，首次将高k材料(原子层沉积的Hf基氧化物薄膜)和金属栅组合引入了集成电路芯片中，取得了非常好的性能。但还是面临一系列严峻的物理和技术问题的挑战。其中一个主要的痼疾就是高k栅介质和金属栅材料的引入，在降低小尺度互补型CMOS器件高功耗的同时，也带来沟道材料/栅介质材料界面的恶化，由于库仑散射、声子散射等原因，导致沟道迁移率的明显下降，极大影响了CMOS逻辑器件速度的提高。于是，采用新型的具有高迁移率的半导体沟道材料如Ge和GaAs代替传统的Si材料成为制备高性能新型CMOS器件的另一个有吸引力的解决方案。

与硅相比，锗有更高的电子和空穴迁移率，低的掺杂激活温度。历史上，锗曾经是最重要的半导体之一，世界上成功制作的第一个晶体管和第一块集成电路都是制备在Ge半导体基片上。后来制约锗在集成电路里面大规模应用的主要因素，就是缺乏与锗有高质量界面的稳定的锗氧化物，通常的表面锗氧化物(GeO₂和GeO)或者是水溶性的或者是易挥发的，这极大地阻碍了Ge晶体管的制备，将高k材料引入锗中，为Ge晶体管的发展提供了一个新的契机。

近几年，研究重点主要集中于铪(Hf)基高k栅介质材料。其中，Hf-Al-O复合薄膜由于结晶温度高，具有较大的介电常数和禁带宽度受到广泛的关注。然而，在薄膜的淀积过程Ge表面易氧化生成GeOx层，此界面层存在很大的界面态密度，严重恶化了器件的性能。GeOx层的生成主要原因与薄膜沉积温度较高密切相关。现在普遍使用的铪源为氯化蛤或四双(甲乙基氨)铪(TEMAH)。这些前体含有C、H或Cl等元素，极易残留在沉积的薄膜内恶化薄膜性能。人们发现Hf的无水硝酸盐具有良好的挥发性，可以做为一种新型的不含碳、氯的无机前体沉积HfO₂氧化物薄膜。硝酸根基团只含N和O元素，避免了C、H和Cl等元素污染。另外，硝酸盐的分解温度低，不需要高温沉积，这样避免了形成低介电常数界面层。这些特性使无水金属硝酸盐非常适合栅介电薄膜的气相沉积。

另一方面，发展与现存CMOS工艺兼容的栅介电薄膜制备技术，也是微电子领域的一个热点。其中原子层沉积技术(Atomic Layer Deposition，ALD)，是一种可对膜厚进行近似亚单层(sub-monolayer)的精确控制的化学气相沉积技术，正受到越来越多的关注，在深亚微米集成电路和纳米结构的制备上显示出巨大的应用前景。自从2001年ITRS(International Technology Roadmap for Semiconductors，国际半导体技术蓝图)将ALD与金属有机化学气相沉积(MOCVD)、等离子体增强CVD并列作为与微电子工艺兼容的候选技术以来，ALD近些年发展势头强劲，2003年ITRS报告进一步指出，“原子层沉积技术正在逐渐被接受并应用于集成电路导电层、互连线形核层、Cu互连线扩散阻挡层及MOS栅极介电薄(high-k)膜和金属栅的沉积制造”。

原子层沉积技术之所以受到微电子工业和纳米材料制备领域的青睐，这与它独特的生长原理和特点密不可分。原子层沉积是通过将气相前驱体脉冲交替地通入反应器并在沉积基体上化学吸附反应形成薄膜的一种方法。它的表面反应具有自限制(Self-limiting)特点。ALD还具有优异的三维贴合性(conformality)和大面积的均匀性；精确、简单的膜厚控制(仅与反应循环次数有关)；低的沉积温度(RT-400℃)；适合界面修饰和制备纳米尺度的多组员的层状结构(Nanolaminates)；低沉积速率(1-2nm/min)。由于微电子和深亚微米芯片技术的发展使得器件和材料的尺寸不断降低，而器件中通孔(Via hole)的高宽比(Aspect ratio)不断增加，这样所使用材料的厚度降低至几个纳米。因此原子层沉积技术的优势就体现出来，如沉积层极均匀和在复杂形状表面优异的贴合性，而沉积速度慢的问题就显得不太重要了。而精确的薄膜厚度和化学成分控制使得它可以通过控制生长的脉冲循环次数，来调控复合薄膜中两种氧化物含量的比值，如生长铪基复合薄膜(如：Hf-Al，Hf-Si，Hf-La等)，通过调节Al，Si，La等的含量，可以很方便地控制薄膜的介电常数、带隙等性质的大小。