[发明专利]制作一集成电路的方法

权利要求书

1.一种制作一集成电路的方法，包括：

基于一第二工艺，针对于一第一工艺计算出定值缩放参数，其中，与该第二工艺相较，该第一工艺所制成的装置的元件尺寸较小；

计算该第一工艺制作该集成电路时所需的可设定缩放参数，其中上述可设定缩放参数基于上述定值缩放参数而设定；

基于上述可设定缩放参数决定该集成电路的参数；以及

采用所决定的关于该集成电路的上述参数，制作该集成电路。

2.如权利要求1所述的方法，其中上述定值缩放参数包括一面积缩放参数以及一延迟量缩放参数，其中上述面积缩放参数成比例于该第一工艺所制作的装置的一第一最小元件尺寸相对于该第二工艺所制作的装置的一第二最小元件尺寸的比值。

3.如权利要求1所述的方法，其中该可设定缩放参数包括一电源电位缩放参数、以及一单位元件宽度导通电流缩放参数，其中该电源电位缩放参数和上述定值缩放参数的关系，由以下方程式表示：

kV≤kA4·kt]]>

其中，k_V代表该电源电位缩放参数，k_A代表一面积缩放参数，且k_t代表一延迟量缩放参数。

4.如权利要求3所述的方法，其中该电源电位缩放参数小于该面积缩放参数的1/4次方，其中该第一工艺的元件尺寸为22纳米，该第二工艺的元件尺寸为45纳米，且该电源电位缩放参数自该面积缩放参数的1/4次方的0.9至1.0倍范围中选择而得。

5.如权利要求1所述的方法，其中该可设定缩放参数包括一电源电位缩放参数、以及一单位元件宽度导通电流缩放参数，其中该电源电位缩放参数、该单位元件宽度导通电流缩放参数、和上述定值缩放参数的关系由以下不等式表示：

kVkI≤kt]]>

其中，k_V为该电源电位缩放参数，k_I为该单位元件宽度缩放参数，且k_t为一延迟量缩放参数。

6.如权利要求5所述的方法，其中该单位元件宽度导通电流缩放参数大于一面积缩放参数的1/4次方，其中该第一工艺的元件尺寸为22纳米，该第二工艺的元件尺寸为45纳米，且该单位元件宽度缩放尺寸自一面积缩放参数的1/4次方的1.0至1.1倍范围内选择而得。

7.如权利要求1所述的方法，其中该可设定缩放参数包括一电源电位缩放参数、以及一单位元件宽度导通电流缩放参数，其中上述决定该集成电路的参数的步骤包括：

设定一电源电位为该第二工艺所制作的集成电路的电源电位与上述电源电位缩放参数的乘积；以及

设定一单位元件宽度导通电流目标值为该第二工艺所制作的集成电路的单位宽度导通电流目标值与上述单位元件宽度导通电流缩放参数的乘积。

8.一种制作一集成电路的方法，包括：

提供该集成电路的一设计，其中该设计基于一第一工艺；

改变该设计以适应一第二工艺；

根据该第一工艺以及该第二工艺计算该集成电路的可设定缩放参数；

根据上述可设定缩放参数设定集成电路参数；以及

采用设定好的上述集成电路参数制作该集成电路。