[发明专利]一种高性能CMOS器件

说明书

技术领域

本发明涉及半导体制造及设计技术领域，特别涉及一种高性能CMOS器件。

背景技术

目前，随着场效应晶体管特征尺寸的不断缩小，其器件性能越来越高，工作速度也越来越快。但是由于目前的特征尺寸已接近了Si材料的极限，因此对于更小尺寸的器件，可以采用引入应力或新的材料来克服此问题。例如目前提出了采用III-V族化合物半导体以改善NMOS器件的性能，但是由于III-V族化合物半导体不能满足PMOS器件的要求。因此PMOS器件必须要考虑其他材料或结构。由于Ge材料具有良好的低场迁移率以及比Si材料更小的禁带宽度，并且Ge沟道器件的制作工艺可以和传统的Si晶体管工艺相兼容，因此PMOS器件可以采用Ge材料。但是Ge沟道材料的晶体管也面临着如Ge衬底与栅绝缘层介质间难以得到良好界面、金属锗化物串联电阻大等一系列问题。从以上描述可以看出无论对于NMOS器件还是PMOS器件，其性能还都有待提高，因此如何对NMOS和PMOS的性能进行折中，以提出性能更高的CMOS器件结构是个亟待解决的问题。

发明内容

本发明的目的旨在至少解决上述技术缺陷，特别提出了一种高性能CMOS器件。

为达到上述目的，本发明一方面提出了一种高性能互补金属氧化物半导体CMOS器件，包括：衬底；形成在所述衬底之上的驰豫SiGe过渡层，所述驰豫SiGe过渡层包括NMOS区和PMOS区，其中，所述NMOS区和PMOS区之间具有第一隔离结构；位于所述NMOS区中的NMOS器件结构，所述NMOS器件结构包括：形成于所述驰豫SiGe过渡层之上的第一III-V族化合物半导体过渡层；形成于所述第一III-V族化合物半导体过渡层之上的第二III-V族化合物半导体层；形成于所述第二III-V族化合物半导体层之上的第一栅堆叠结构，以及位于所述第一栅堆叠结构两侧的一层或多层侧墙；和形成于所述第一栅堆叠结构两侧以及所述第二III-V族化合物半导体层之中的第一源漏极；位于所述PMOS区中的PMOS器件结构，所述PMOS器件结构包括：形成于所述驰豫SiGe过渡层之上的第一应变Si层；形成于所述第一应变Si层之上的高Ge组分层；形成于所述高Ge组分层之上的Si帽层；形成于所述Si帽层之上的第二栅堆叠结构，以及位于所述第二栅堆叠结构两侧的一层或多层侧墙；和形成于所述第二栅堆叠结构两侧的第二源漏极。

在本发明的一个实施例中，所述第一III-V族化合物半导体过渡层包括GaAs、Al_1-xGa_xAs或AlInSb。

在本发明的一个实施例中，所述第二III-V族化合物半导体层包括InGaAs或InSb。

在本发明的一个实施例中，所述第二III-V族化合物半导体层包括：InAlAs势垒层/InGaAs沟道层/InAlAs势垒层多层异质结构；或者，InAlAs势垒层/InGaAs沟道层/InP势垒层多层异质结构；或者，InAlSb势垒层/InSb沟道层/InAlSb势垒层多层异质结构。

在本发明的一个实施例中，所述第一隔离结构为浅沟槽隔离或场氧隔离。

在本发明的一个实施例中，所述第一隔离结构为隔离墙结构。

在本发明的一个实施例中，所述驰豫SiGe过渡层中PMOS区的Ge含量小于NMOS区的Ge含量。

在本发明的一个实施例中，所述高Ge组分层为应变Ge层或高Ge组分应变SiGe层。

在本发明的一个实施例中，所述衬底为体Si衬底或SOI衬底。

在本发明的一个实施例中，第二源漏极为提升结构。

本发明具有如下特点：

1、本发明实施例的PMOS器件结构采用Si-Ge-Si结构(中间层为高Ge组分层)，而NMOS器件结构采用III-V族半导体材料作为沟道层，从而可以极大地改善器件的性能，提高CMOS器件的运算速度。

2、本发明实施例Si-Ge-Si的PMOS器件结构中，通过在应变SiGe或应变Ge层上下设置两个应变Si层，可以在应变SiGe或应变Ge层中产生空穴势阱，从而提高载流子的迁移率，改善器件性能。

3、本发明实施例Si-Ge-Si的PMOS器件结构中，通过在应变SiGe或应变Ge层上设置的应变Si层还可以有效解决栅介质层与沟道层之间的表面态问题。另外，在形成互连时，该层应变Si层还可以提供金属硅化物，从而避免使用金属锗化物。