[发明专利]轻掺杂沟槽注入方法

说明书

技术领域

本发明涉及N沟槽金属氧化物半导体(NMOS，N Metal-Oxide Semiconductor)制作方法，具体涉及一种轻掺杂沟槽注入(Pocket Implant)方法。

背景技术

不同与P沟槽金属氧化物半导体(PMOS，P Metal-Oxide Semiconductor)，N沟槽金属氧化物半导体会产生热离子注入效应(HCI，Hot Carrier Injection)。具体是说，随着芯片尺寸的减小，芯片的供电电压、工作电压并没有相应减少很多，所以相应的电场强度增加了，导致了电子的运动速率增加。当电子的能量足够高的时候，就会离开硅衬底，隧穿进入栅极氧化层，从而改变阈值电压。这种效应会增加NMOS的阈值电压，并影响NMOS长期使用的可靠性。

现有的NMOS制作方法包括以下步骤：(1)多晶硅栅(Gate)以及偏移间隔层(Offset Spacer)的形成；(2)n-轻掺杂漏(nLDD)注入，将离子的掺杂材料浅注入在p阱处以备随后的中等或者高剂量的源/漏注入，形成源/漏区；(3)轻掺杂沟槽注入，向源/漏极之间的栅极氧化层下方的接近沟道区域注入轻掺杂离子，以防止热离子注入效应。

在上述方法步骤(3)轻掺杂沟槽注入中，如图1所示，掺杂离子选用硼离子(B+)，通过将硼离子以一定角度穿过栅极氧化层103，注入到，多晶硅栅105以及侧墙104下方，源/漏极102之间p阱101中的位置。通过将上述衬底区域中大量存在的硅氢Si-H键或者硅氘Si-D键，替换为硅硼Si-B键，由于硅硼键的键能大于硅氢键和硅氘键的键能，上述的轻掺杂沟槽注入方法可以避免衬底上的硅发生共价键断裂，即避免电子的能量足够高的时候离开硅衬底，隧穿进入栅极氧化层。但是，由于硅硼键的键能不够高，目前的技术仍然不能很好的避免NMOS在热离子注入效应测试条件下产生热离子注入效应。通常的热离子注入效应测试条件下，一般可以采用125摄氏度，130％正常工作电压的条件，其中130％正常工作电压是指对例如2.5V正常工作电压的NMOS以3.3V的电压进行测试。

发明内容

有鉴于此，本发明的主要目的是针对现有技术中的轻掺杂沟槽注入方法不能解决NMOS的稳定性差、在极端条件下会产生热离子注入效应的技术问题，提供一种可以提高NMOS稳定性的轻掺杂沟槽注入方法。

为达到上述目的，本发明提供的技术方案如下：

一种轻掺杂沟槽注入方法，应用于NMOS制作过程中对硅片的处理，包括将离子的掺杂材料注入栅极氧化层下方的步骤；所述掺杂材料包括含氟离子。

优选的，所述含氟离子的注入角度为15-60度。

优选的，所述含氟离子为二氟化硼离子或氟离子F⁺。

优选的，所述二氟化硼离子的注入能量为20～70千电子伏；注入剂量为2E13～8E13原子每平方厘米。

优选的，所述氟离子F⁺注入能量为2～20千电子伏；注入剂量为2E13～2E14原子每平方厘米。

本发明的轻掺杂沟槽注入方法具有以下的有益效果：

首先，本发明的轻掺杂沟槽注入方法，将含氟离子注入沟槽，利用硅氟Si-F键能为较高的6.9电子伏(ev)，从而加强了源/漏极间衬底区域中的电子的稳定性，有效地避免了NMOS在极端条件下发生热离子注入效应。

另外，本发明的轻掺杂沟槽注入方法，利用二氟化硼离子进行轻掺杂沟槽注入，离子的注入能量为20～70千电子伏，注入剂量为2E13～8E13原子每平方厘米，高效地将含氟离子注入到源/漏极间衬底区域，增强了NMOS的工作稳定性。

再有，本发明的轻掺杂沟槽注入方法，利用氟离子F⁺进行轻掺杂沟槽注入，离子的注入能量为2～20千电子伏，注入剂量为2E13～2E14原子每平方厘米，将含氟离子注入到源/漏极间衬底区域，增强了NMOS的工作稳定性。

附图说明

图1是现有技术中轻掺杂沟槽注入方法示意图；

图2是本发明的轻掺杂沟槽注入方法一种具体实施方式的注入方法示意图；

图3是本发明的轻掺杂沟槽注入方法另外一种具体实施方式的注入方法示意图；

图中的附图标记表示为：

101，201，301-p阱；102，202，302-源/漏极；

103，203，303-栅极氧化层；104，204，304-侧墙；105，205，305-多晶硅栅。

具体实施方式