[发明专利]沟槽形栅极的金属-绝缘体-硅器件的结构和制造方法

说明书

本申请是于2003年3月24日递交的题为“沟槽形栅极的金属-绝缘体-硅器件的结构和制造方法”的发明专利申请200810149203.1的分案申请。

技术领域

本发明涉及一种金属-绝缘体-硅(MIS)半导体器件，并特别涉及其栅极形成在沟槽形中的此类器件。

背景技术

有一类MIS器件，其栅极形成为由硅或其它半导体材料的表面向下延伸的沟槽中。此器件中流动的电流主要是垂直的，并因此该单元可以被以更高的密度封装。在其它条件相同的情况下，这增加了电流输运能力(currentcarrying capability)并降低了器件的导通电阻(on-resistance)。属于通常的MIS器件范畴的器件包括金属-氧化物-硅场效应晶体管(MOSFET)、绝缘栅极双极型晶体管(IGBT)和MOS栅极型栅流管(thyristor)。MOSFET、IGBT和MOS栅极型栅流管中的单个栅极沟槽分别在图1、2和3中示出。

此器件中的栅极，通常为多晶硅，必须连接至器件封装的引线并通过通常为金属的导电焊垫连接至外部线路。为了实现这一点，向沟槽内填充栅极材料直至溢出，并通过光刻和腐蚀对栅极材料构图。形成图案后，通常将栅极材料限定在器件的有源区中的沟槽内，如图1、2和3所示。然而，在与栅极材料形成接触的区域，栅极材料延伸至沟槽的外部并位于硅的表面上。这在图4中的传统MIS器件40的三维剖面图中示出，其中，在非有源栅极金属区41中，多晶硅层42延伸至沟槽44的外部，并位于外延硅层46之上。沟槽44以栅极氧化层47为衬里，其中栅极氧化层47将多晶硅层42与外延层46绝缘。沟槽的端部表示为43。多晶硅层42的一部分位于厚的场氧化区48上。位于后来的栅极金属层与多晶硅层42之间的接触区表示为45。

图5A为同一器件的栅极金属区41的俯视图。图5B为同一器件沿5B-5B线截取的截面图(与图5A的坐标不同)。在此实施例中，有源区56中的MIS单元(cell)54为方形。多晶硅层42和栅极金属49与多晶硅层42之间的接触区45被示出。图6为一取自器件的栅极焊垫边缘与接线端区域的近似的俯视图。

已知沟槽的角是应力的来源，其导致了器件中与缺陷相关的问题。这在图7中示出，该图为取自沟槽44中的一个的端部附近的细节截面图。上沟槽角，表示为52，通常以导致氧化物的局部薄化和更低的氧化物击穿电压的方式来氧化。角越尖，问题变得越严重。另外，当在栅极与邻近的半导体材料(图7中的P^-基体，其在MOSFET中通常与源极短接)之间施加电压差时，由于电场的拥挤现象(crowding)，电场在沟槽角处达到最大。这导致了来自通过栅极氧化物的Fowler-Nordheim隧穿的漏电流，并限制了器件的最大可用栅极电压。即使在栅极氧化物层相当均匀时，电场拥挤现象的问题也会出现，其在沟槽角变得更尖时变得更严重。

因此，许多制造商使用各种技术来圆化沟槽角。然而，充分圆化上沟槽角以避免过大的栅极漏电流的问题是很困难的，并且随着单元密度的增加会变得更加困难。

另外，用于制造沟槽栅极型MOSFET的方法通常包括多个掩模步骤，并且产生了妨碍非常小的部件的精确度的不均匀形貌。图8A至8I说明了实施在N⁺硅衬底802上的传统工艺的步骤。该工艺由在氧化层804上形成并利用常规光刻工艺图案化的，用以限定P型盆将要形成的区域的，第一光致抗蚀剂掩模A1开始。该P型盆被用来降低沟槽的角处的电场强度。P型杂质通过掩模A1中的开口注入，以形成P型盆806，然后去除掩模A1。在通过加热驱入(drive in)P型盆806后，其使得氧化层804(图8B)变厚，沉积并构图第二掩模A2以限定器件的有源区808，变为场氧化层的氧化层804保留在器件的接线端区域810中(图8C)。

去除掩模A2，形成并构图第三，即沟槽掩模A3，以限定沟槽将要形成的位置。然后蚀刻沟槽812，通常是采用反应离子刻蚀(RIE)工艺(图8D)。沟槽812A和812B被相互连接(在纸的平面以外的第三维度上)，而沟槽812C为光学“通道终止”沟槽，其位于接线端区域的外部边缘上。在腐蚀了该沟槽且去除了掩模A3以后，形成并去除牺牲氧化层以修复任何在RIE工艺中发生的晶体缺陷。在沟槽812的壁上形成栅极氧化层813。