[发明专利]移位寄存装置与有源阵列基板

说明书

技术领域

本发明涉及一种移位寄存装置与基板，且特别涉及一种配置于基板的移位寄存装置与有源阵列基板(active array substrate)。

背景技术

近年来，随着半导体科技蓬勃发展，携带型电子产品及平面显示器产品也随之兴起。而在众多平面显示器的类型当中，液晶显示器(Liquid CrystalDisplay，LCD)基于其低电压操作、无辐射线散射、重量轻以及体积小等优点，随即已成为显示器产品的主流。也亦因如此，无不驱使着各家厂商针对液晶显示器的开发技术要朝向微型化及低制作成本发展。

为了要将液晶显示器的制作成本压低，已有部分厂商通过非晶硅工艺而直接在面板的玻璃基板上制作多级非晶硅移位寄存器(a-Si shift register)，借以来取代公知所惯用的栅极驱动器(gate driver)，从而达到降低液晶显示器的制作成本的目的。

一般而言，每一移位寄存器中会设置一输出晶体管，其在移位寄存器被开启时导通。此时，输出晶体管的漏极接收到的时钟脉冲信号会由其源极输出以作为扫描信号，以通过输出时钟脉冲信号来提升扫描信号的电压电平。然而，在输出晶体管未导通时，输出晶体管的漏极仍会接收到时钟脉冲信号。此时，输出晶体管等同于两颗串联的电容器，即晶体管的栅极与漏极间的等效电容器及晶体管的栅极与源极间的等效电容器，以致于输出晶体管的源极会输出涟波(ripple)，并且若涟波过大时，则可能会影响电路的运行。因此，为了降低涟波的大小，一般会在输出晶体管的栅极及源极间并联一较大电容值的电容器。由于此电容器须具有较大电容值，因此会占有一定的布局面积，进而影响移位寄存器内部线路布局的弹性。

发明内容

本发明提供一种移位寄存装置，可提升输出晶体管的栅极与源极之间的电容值，以降低其并联的电容器的电容值。

本发明亦提供一种有源阵列基板，可降低输出晶体管的栅极与源极并联的电容器的面积，以降低移位寄存器的面积。

本发明提出一种移位寄存装置，包括多个彼此串接的移位寄存器。各移位寄存器包括一启始晶体管、一输出晶体管、一电容器、一第一下拉电路及一第二下拉电路。启始晶体管具有一第一栅极、一第一源极以及一第一漏极，其中第一栅极耦接至前一级移位寄存器，而第一源极耦接至一启始信号。输出晶体管具有一第二栅极、一第二源极以及一第二漏极，其中第二栅极耦接至第一漏极，第二源极输出一扫描信号，而第二漏极耦接至一第一时钟脉冲信号，并且第二栅极与第二源极之间的电容值(Cgs)大于第二栅极与第二漏极之间的电容值(Cgd)。电容器耦接于第二源极与第二栅极之间。第一下拉电路耦接至第二栅极。第二下拉电路耦接至第二源极。

在本发明的一实施例中，上述的第二栅极与第二源极之间的电容值(Cgs)与电容器的电容值(C)的比例介于1∶100至37∶100之间。

在本发明的一实施例中，上述的输出晶体管为底栅极晶体管。

在本发明的一实施例中，上述的输出晶体管为顶栅极晶体管。

在本发明的一实施例中，上述的第二源极包括多个彼此连接的源极分支，而第二漏极包括多个彼此连接的漏极分支，这些源极分支与这些漏极分支彼此电性绝缘，且这些源极分支的数量大于这些漏极分支的数量。

在本发明的一实施例中，上述的这些源极分支与第二栅极的重叠面积大于这些漏极分支与第二栅极的重叠面积。

在本发明的一实施例中，上述的输出晶体管具有一半导体层，且半导体层与栅极的面积比例约为0.001至0.9。

在本发明的一实施例中，上述的第二栅极为一矩形栅极，而半导体层为一矩形半导体层。

在本发明的一实施例中，上述的矩形栅极为一正方形栅极，而半导体层为一正方形半导体层。

在本发明的一实施例中，上述的矩形栅极为一长方形栅极，而半导体层为一长方形半导体层。

在本发明的一实施例中，上述的这些源极分支与这些漏极分支的延伸方向平行于矩形栅极的两个短边，且这些源极分支与这些漏极分支分别从矩形栅极的两个长边延伸至半导体层上。

在本发明的一实施例中，上述的矩形栅极的至少一边与矩形半导体层的一边的最短距离大于3微米。

在本发明的一实施例中，上述的这些源极分支与这些漏极分支的延伸方向彼此平行。

在本发明的一实施例中，上述的半导体层包括多个彼此独立的半导体图案，且任两个相邻的半导体图案之间维持一间隙。

在本发明的一实施例中，上述的间隙约为3微米至100微米。