[发明专利]用于电子组件的互连布局

权利要求书

1.一种装置，包括：

电子设备；以及

接收所述电子设备的基板，所述电子设备使用多个互连结构电耦合到所述基板，所述互连结构至少部分地基于所述基板的布局被布置在所述电子设备上。

2.如权利要求1所述的装置，其中所述多个互连结构包括：

多个外部互连结构，其被布置邻近于所述电子设备的外围；以及

多个内部互连结构，其被布置邻近于所述电子设备的中心。

3.如权利要求1所述的装置，其中：

所述多个外部互连结构配置成提供输入/输出I/O信号到所述电子设备和/或自所述电子设备提供输入/输出I/O信号；以及

所述多个内部互连结构配置成提供电源和/或地到所述电子设备。

4.如权利要求1所述的装置，其中所述互连结构至少部分地基于所述基板上的接收结构的布局的尺度布置在所述电子设备上，所述基板的所述接收结构接收所述电子设备的所述互连结构。

5.如权利要求2所述的装置，其中所述多个外部互连结构包括：

彼此相邻的至少第一对突起，其具有在所述第一对突起之间在所述基板上布线的至少一条迹线；以及

彼此相邻的至少第二对突起，其不具有在所述第二对突起之间在所述基板上布线的迹线。

6.如权利要求5所述的装置，其中所述第二对突起具有限定为最小间距的间距。

7.如权利要求6所述的装置，其中所述最小间距，e，根据以下计算，其中P是布置在所述基板上的互连连接盘的尺寸，SR是布置在所述基板上的掩模的配准值，以及SMW是在至少不同的两个突起之间的掩模的宽度：

e＝P+SR*2+SMW。

8.如权利要求5所述的装置，其中：

所述第一对突起确切地具有在所述第一对突起之间在所述基板上布线的一条迹线；以及

所述第一对突起被分开间距e1，该间距e1根据以下来计算，其中P是布置在所述基板上的互连连接盘的尺寸，SR是布置在所述基板上的掩模的配准值，T是迹线宽度，以及S是迹线间隔宽度：

如果2*SR≥S，e1＝P+SR*4+T

            或

如果2*SR＜S，e1＝P+S*2+T。

9.如权利要求5所述的装置，其中：

所述第一对突起确切地具有在所述第一对突起之间在所述基板上布线的四条迹线；以及

所述第一对突起被分开间距E，该间距E根据以下来计算，其中P是布置在所述基板上的互连连接盘的尺寸，SR是布置在所述基板上的掩模的配准值，T是迹线宽度，以及S是迹线间隔宽度：

如果2*SR≥S，E＝P+SR*4+T*4+S*3

              或

如果2*SR＜S，E＝P+T*4+S*5。

10.如权利要求2所述的装置，其中：

所述多个内部互连结构包括具有(i)在第一方向上的第一统一间距和(ii)在第二方向上的第二统一间距的互连结构阵列，所述第二方向实质上垂直于所述第一方向；以及

所述第一统一间距不同于所述第二统一间距。

11.如权利要求2所述的装置，其中：

所述多个内部互连结构的群组使用第一电源/接地条被电耦合在一起，所述第一电源/接地条具有朝向第一方向的长度；以及

所述基板还包括形成在所述基板上的多个通孔结构，所述多个通孔结构使用第二电源/接地条被电耦合在一起，所述第二电源/接地条具有朝向实质上垂直于所述第一方向的第二方向的长度。

12.如权利要求1所述的装置，其中：

所述电子设备是半导体芯片；

所述基板是芯片基板；

所述半导体芯片和所述芯片基板以倒装芯片配置耦合；以及

所述互连结构包括突起。

13.如权利要求1所述的装置，其中所述电子设备是半导体封装并且所述基板是印刷电路板，所述半导体封装和所述印刷电路板以球栅阵列BGA配置来配置；以及

其中所述互连结构包括焊球。