[发明专利]形成通孔的方法无效
| 申请号： | 201010267590.6 | 申请日： | 2010-08-24 |
| 公开（公告）号： | CN102376637A | 公开（公告）日： | 2012-03-14 |
| 发明（设计）人： | 符雅丽;张海洋;韩秋华;尹晓明 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 董巍;谢栒 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 形成 方法 | ||
1.一种形成通孔的方法，包括：
提供前端器件结构，所述前端器件结构上具有层间介质层，所述层间介质层上形成有具有开口图案的硬掩膜层，露出部分所述层间介质层；
对所述硬掩膜层和所述层间介质层进行等离子体放电处理和/或气体吹扫；
以所述硬掩膜层为掩膜，刻蚀所述层间介质层，形成所述通孔。
2.如权利要求1所述的方法，其特征在于，所述硬掩膜层的材料为二氧化硅或黑钻石。
3.如权利要求1所述的方法，其特征在于，所述等离子体放电处理采用的气体为He。
4.如权利要求3所述的方法，其特征在于，所述等离子体放电处理的工艺条件为，He的流量为50～1000sccm，反应腔室的压强小于20mtorr，放电功率小于100W。
5.如权利要求4所述的方法，其特征在于，所述等离子体放电处理的放电时间为8～20秒。
6.如权利要求4所述的方法，其特征在于，形成所述层间介质层到形成所述硬掩膜层之间的间隔时间和/或形成所述硬掩膜层到形成所述通孔之间的间隔时间小于24小时时，所述放电时间S为8秒≤S＜12秒。
7.如权利要求4所述的方法，其特征在于，形成所述层间介质层到形成所述硬掩膜层之间的间隔时间和/或形成所述硬掩膜层到形成所述通孔之间的间隔时间大于或等于24小时且小于48小时，所述放电时间S为12秒≤S＜15秒。
8.如权利要求4所述的方法，其特征在于，形成所述层间介质层到形成所述硬掩膜层之间的间隔时间和/或形成所述硬掩膜层到形成所述通孔之间的间隔时间大于或等于48小时且小于72小时，所述放电时间S为15秒≤S＜20秒。
9.如权利要求4所述的方法，其特征在于，形成所述层间介质层到形成所述硬掩膜层之间的间隔时间和/或形成所述硬掩膜层到形成所述通孔之间的间隔时间大于或等于72小时，所述放电时间S为大于或等于20秒。
10.如权利要求1所述的方法，其特征在于，所述气体为N2和He的混合气体。
11.如权利要求10所述的方法，其特征在于，所述气体吹扫步骤的工艺条件为，N2的流量为10～100sccm，He的流量为10～30sccm，放电功率为0W，反应腔室的压强为10～50mtorr，吹扫的时间为8～30秒。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201010267590.6/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
