[发明专利]BIOS调试器及调试方法

说明书

技术领域

本发明涉及一种BIOS调试器及调试方法。

背景技术

目前，基本输入输出系统(basic input/output system，BIOS)开发部门调试BIOS的方法主要包括以下步骤：将待测计算机上需要调试的BIOS芯片拔下，将该需要调试的BIOS芯片安装至一台正常工作的计算机，再通过烧录程序将烧录数据(例如BIOS原始文件或BIOS更新文件)烧录至该需要调试的BIOS芯片。之后，将该需要调试的BIOS芯片从所述计算机拔下，插回待测计算机，对待测计算机上电执行开机自检(power on self test，POST)，检查该待测计算机各组件是否工作正常。

这种调试方法的不足之处在于BIOS芯片的多次取下放上比较浪费时间。由于BIOS功能的不断强大，不同待测计算机的BIOS芯片容量也越来越大，烧录时间随之增长。此外，如果待测计算机还未到开启屏幕显示阶段或者是出现关键性故障，屏幕上无显示时，设计人员无法得知POST所处阶段或是无法判断待测计算机故障所在，需要利用POST诊断卡，根据POST诊断卡上显示的代码查找POST代码表得知待测计算机POST所处阶段或故障原因和故障部位，给测试带来不便且浪费时间。

发明内容

鉴于以上内容，本发明提供一种BIOS调试器及调试方法，可以节省调试时间，提高烧录速度，且不依赖于POST诊断卡显示调试进度及状态。

一种BIOS调试器，该BIOS调试器包括单片机、现场可编程门阵列FPGA芯片、随机存取存储器RAM及两个七段数码管。所述FPGA芯片与单片机、RAM及两个七段数码管相连接。所述单片机，通过通用串行总线USB接口连接控制计算机。该单片机通过USB接口接收控制计算机输出的串行传输格式的BIOS烧录数据信号，将串行传输格式的BIOS烧录数据信号转换成并行传输格式的BIOS烧录数据信号后输出至所述FPGA芯片。所述FPGA芯片通过串行外围接口SPI及低脚位数接口LPC与待测计算机相连接。该FPGA芯片将并行传输格式的BIOS烧录数据信号存储至RAM，将从RAM中读取的并行传输格式的BIOS烧录数据传输转换成SPI通信协议格式的数据信号后，通过SPI接口输出至待测计算机，以对待测计算机进行POST。该FPGA芯片还通过LPC接口接收待测计算机输出的POST数据信号，将该POST数据信号转换成一个两位数的十六进制数据后，输出至所述两个七段数码管。所述两个七段数码管显示所述两位数的十六进制数据，以供设计人员从POST代码表中查找该两两位数的十六进制数据的含义，从而定位待测计算机的POST阶段或POST过程中出现的故障。

一种BIOS调试方法，该方法包括以下步骤：(A)利用单片机通过USB接口接收控制计算机输出的串行传输格式的BIOS烧录数据信号；(B)利用该单片机将串行传输格式的BIOS烧录数据信号转换成并行传输格式的BIOS烧录数据信号，并将并行传输格式的BIOS烧录数据信号输出至FPGA芯片；(C)利用FPGA芯片将并行传输格式的BIOS烧录数据信号存储至RAM；(D)利用FPGA芯片从RAM中读取并行传输格式的BIOS烧录数据信号，将并行传输格式的BIOS烧录数据信号转换成SPI通信协议格式的数据信号后，通过SPI接口输出至待测计算机，以对待测计算机进行POST；(E)利用FPGA芯片通过LPC接口接收待测计算机输出的POST数据信号，并将该POST数据信号转换成一个两位数的十六进制数据后，输出至两个七段数码管；及(F)利用该两个七段数码管显示所述两位数的十六进制数据，以供设计人员从POST代码表中查找该两位数的十六进制数据的含义，从而定位待测计算机的POST阶段或POST过程中出现的故障。

相较于现有技术，本发明提供的BIOS调试器及调试方法，以大容量的RAM替代BIOS芯片，故不要在待测计算机上安装BIOS芯片进行POST测试，以七段数码管替代POST诊断卡显示待测计算机的POST状态，测试成本低且速度快。

附图说明

图1是本发明BIOS调试器较佳实施例的功能模块图。

图2是本发明BIOS调试方法较佳实施例的流程图。

主要元件符号说明