[发明专利]半导体芯片互连结构及应用其的半导体封装件

说明书

技术领域

本发明涉及一种半导体芯片互连结构及应用其的半导体封装件，且特别是涉及一种具有堆叠凸块的半导体芯片互连结构及应用其的半导体封装件。 

背景技术

请参照图1(现有技艺)，其绘示现有的半导体芯片互连结构示意图。半导体芯片互连结构10包括一基板12、一接垫14、一凸块16及一焊球18。 

然而，设于凸块16上的焊球18在回焊(reflow)常常流至接垫14-而污染到接垫14，影响接垫14的电性品质与可靠性。 

发明内容

本发明的目的在于提供一种半导体芯片互连结构及应用其的半导体封装件，焊球于回焊后不会接触到接垫，避免影响接垫的电性品质与可靠性。 

根据本发明的目的，提出一种半导体芯片互连结构。半导体芯片互连结构包括一芯片、一凸块组及一焊球。芯片包括一接垫并具有一接垫开孔，接垫从接垫开孔露出。凸块组包括一第一凸块及一第二凸块。第一凸块设于接垫上。第二凸块设于第一凸块上，第二凸块的外径实质上等于或大于第一凸块的外径。焊球连接于凸块组。 

根据本发明的目的，还提出一种半导体封装件。半导体封装件包括一基板及一半导体芯片互连结构。半导体芯片互连结构包括一芯片、一凸块组及一焊球。芯片包括一接垫并具有一接垫开孔，接垫从接垫开孔露出。凸块组包括一第一凸块及一第二凸块。第一凸块设于接垫。第二凸块设于第一凸块，第二凸块的外径至少等于第一凸块的外径。焊球连接于凸块组。 

为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下： 

附图说明

图1为现有的半导体芯片互连结构示意图； 

图2为本发明第一实施例的半导体芯片互连结构的示意图； 

图3为图2的半导体芯片互连结构的示意图； 

图4为本发明第二实施例的半导体芯片互连结构的示意图； 

图5为本发明第三实施例的半导体芯片互连结构的示意图； 

图6为本发明第四实施例的半导体芯片互连结构的示意图； 

图7为本发明第五实施例的半导体芯片互连结构的示意图； 

图8为本发明第六实施例的半导体芯片互连结构的示意图； 

图9为本发明第七实施例的半导体芯片互连结构的示意图。 

主要元件符号说明 

10、112、212、412、512、612、712、812：半导体芯片互连结构 

12：基板 

14、114、814：接垫 

16：凸块 

18、108、208、408、708：焊球 

100：半导体封装件 

110：基板 

116：接垫开孔 

118、218、418、518、618、718、818：凸块组 

120、220、420、520、620、720、820：第一凸块 

122、222、422、522、622、722、822：第二凸块 

126：芯片 

132：底胶 

134、734：上表面 

224、424：第三凸块 

638：涂布层 

726：绝缘层 

D11、D12、D21、D22、D23、D41、D42、D43、D51、D52：外径 

DP：内径 

具体实施方式

第一实施例 

请参照图2，其绘示依照本发明第一实施例的半导体芯片互连结构的示意图。半导体封装件100包括基板110、半导体芯片互连结构112及底胶(underfill)132。底胶132填充于基板110与半导体芯片互连结构112之间。 

半导体芯片互连结构112，例如是覆晶式芯片(flip chip)、引线框或基板，其通过焊球108与基板110电连接。 

请参照图3，其绘示图2的半导体芯片互连结构的示意图。图3的半导体芯片互连结构的型态为未与基板110接合的型态。半导体芯片互连结构112包括芯片126、凸块(bump)组118、焊球108及接垫114。 

芯片126包括接垫114并具有接垫开孔116，接垫114从接垫开孔116露出。焊球108连接于凸块组118。 

凸块组118包括第一凸块120及第二凸块122。第一凸块120设于接垫114上，第二凸块122设于第一凸块120上。第二凸块122的外径D12大于第一凸块120的外径D11。此处所称的“外径”指外围的径向尺寸，而以下所称的“内径”指内围的径向尺寸。