[发明专利]一种硅基液晶显示器件的场缓存像素电路

说明书

技术领域

本发明涉及硅基液晶微显示器件(Liquid Crystal on Silicon，LCoS)技术领域，特别是涉及一种硅基液晶显示器件的场缓存像素电路。

背景技术

LCoS是一种将CMOS集成电路技术和液晶显示技术相结合的新型显示技术。与穿透式LCD和DLP相比，LCoS具有光利用效率高、体积小、开口率高、制造成本低等特点。LCoS最大的优点是解析度可以做得很高，在便携型投影设备的应用上，此优点是其他技术无法比拟的。目前实现LCoS彩色显示主要有时序彩色法和空间混色法，

其中空间混色法影响开口率以及对滤色膜的对准以及粘贴工艺要求较高，因此LCoS像素电路的设计主要是采用时序彩色的方法。而由于时序彩色法缩短了光源的照明时间，主流的解决方法采用场缓存像素电路，其特点是先将下一帧的显示数据存储在电容上，再通过读信号一次性将存储的数据读入到像素电容上进行显示。其基本原理是将下一帧数据的读入时间隐藏到上一帧的液晶响应时间和光照时间中，从而延长光照时间，提高显示对比度。现有技术(如图1)中，数据电压通过MOS管从栅极传到源极，此时源极得到的电压存在阈值损失，并且由于数据电压的不同，损失的阈值电压也是不相同的，因而输出的像素电压与输入的数据电压存在非线性的关系，影响了像素输出电压的一致性，进而影响最终的显示效果。

发明内容

(一)要解决的技术问题

针对现有电路数据电压从MOS管栅极传到源极存在阈值电压损失进而影响像素输出电压一致性的缺点，本发明的主要目的是提供一种场缓存像素电路，以减小阈值损失，提高像素输出电压的稳定性和一致性，进而提高显示效果。

(二)技术方案

为达到上述目的，本发明提供了一种硅基液晶显示器件的场缓存像素电路，该电路包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、存储电容C1和像素电容C2，其中，存储电容C1在预充电阶段充电至电源电压；在第三晶体管M3导通时写入输入数据电压V_data，此时存储电容C1放电至V_data+V_TH2，V_TH2为第二晶体管的阈值电压；在数据读入阶段，第五晶体管M5导通，此时存储电容C1的电压为V_data+V_TH2，像素电容C2充电至V_data。

上述方案中，所述第一晶体管M1构成一预充电电路，所述第二晶体管M2和所述第三晶体管M3构成一阈值电压产生电路，所述存储电容C1构成一采样保持电路，所述第四晶体管M4、第五晶体管M5和像素电容C2构成一输入数据电压读入电路，所述第六晶体管M6构成一放电电路。

上述方案中，所述第一晶体管M1的漏极与所述第二晶体管M2栅极和漏极相连接，同时与所述存储电容C1一端以及所述第四晶体管M4的栅极相连接，所述第一晶体管M1的源极外接电源电压，所述第一晶体管M1的栅极外接充电控制信号，并通过所述第一晶体管M1将所述存储电容C1的一端预先充电至电源电压；所述存储电容C1的另一端接地。

上述方案中，所述第二晶体管M2的源极与所述第三晶体管M3的漏极相连接。

上述方案中，所述第三晶体管M3的源极与输入数据电压相接，栅极外接写信号，控制数据的写入。

上述方案中，所述第四晶体管M4的漏端与电源电压相接，源极与所述第五晶体管M5的漏极相连。

上述方案中，所述第五晶体管M5的栅极外接读入控制信号，源极与所述像素电容C2一端、所述第六晶体管M6的漏极相连；所述像素电容C2的另一端接地。

上述方案中，所述第六晶体管M6的源极接地，栅极外接放电控制信号，使所述像素电容C2上的电压通过所述第六晶体管M6放电。

上述方案中，所述第一晶体管M1采用PMOS晶体管，所述第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6均采用NMOS晶体管。

(三)有益效果

从上述技术方案可以看出，本发明具有以下有益效果：