[发明专利]基于无网格模型的集成电路模块到模块的布线方法

说明书

技术领域

本发明涉及一种超大规模集成电路物理设计技术领域，尤其涉及一种基于无网格模型的集成电路模块到模块的布线方法。

背景技术

随着集成电路的规模越来越大、集成度越来越高，专用集成电路(ASIC，Application Specific Integrated Circuit)已经向系统集成的方向发展，这类系统在一个芯片上集成了数字电路、模拟电路以及数模混合电路。数字电路的集成规模已经到达了百万门级，对设计工具的效率和速度是很大的挑战。模拟电路和数模混合电路的设计规模比数字电路规模要小很多，但是其设计复杂性非常高，需要考虑更多的电路性能，满足更多的设计约束，因而对设计自动化以及工具开发带来一定的难度。

目前的数字电路设计工具已经成为了一个系统化的工具，可以实现从高层次综合到低层次版图布局布线设计的自动化过程。在布线设计过程中，数字电路一般需经过总体布线和详细布线两个阶段来完成。总体布线指导布线的大致走向并减小详细布线的规模。详细布线在每个总体布线网格(区域)中完成布线的具体的连线和几何位置。近几年很多布线器在详细布线中采用无网格布线来提高布线效率。与之相比，模拟电路设计基本上多采用手工设计的方法进行版图编辑。模拟集成电路设计规模较小、电路性能要求高，布线设计过程中，通常直接采用详细布线。为了满足模拟电路的性能要求，模拟电路布线的线宽变化很大，无网格模型处理变线宽有着得天独厚的优势，适合模拟电路自动布线算法开发。

集成电路布线算法根据布线区域的表示以及走线位置是否受限制分为两类模型：有网格布线模型(如图1所示)和无网格布线模型(如图2所示)。在有网格的布线模型中，整个布线区域划分为等距离的方形网格，并规定走线位置只能在网格上；在无网格的布线模型中，走线可以放置在空间区域中满足设计规则及连通性的任意位置。

无网格布线相对于有网格布线对不同线宽和不同线间距的布线问题处理非常方便，即连线的线宽和线间距不是固定而是可变的；同时无网格布线的布线效率也比有网格模型高很多。但是无网格模型在管理布线区域和布线资源方面非常复杂，首先，无网格模型的数据结构非常复杂，布线资源和已布线网不能简单地用一个网格点或者一个网格点阵来表示，往往需要比较复杂的描述；其次，无网格模型在表示和处理模拟电路的性能要求和各种约束条件方面比较复杂。

在实际的版图设计中，布线的“源点”和“目标点”通常会是具有一定面积的几何图形，而不是一个点。将源点和目标点视为具有一定面积的模块，即几何图形，布线过程就变成了模块到模块的布线。

对于模块到模块的布线，目前学术界已经有一些研究论文发表，主要是通过将模块转化为一个包含有限个点的点集，从而将模块到模块的布线转化为点集到点集的布线来完成布线过程的。但是现有研究主要针对有网格的布线模型，在有网格的布线模型中，模块到点集的转化过程是比较容易实现的，只需要将模块覆盖的所有网格点加入到点集中即可。但是在无网格的布线模型中，可以认为一个模块内部有无穷多个点，选取哪些点作为布线的起始和终止点就需要考虑布线目标和可能的走线路径，简单地选取一两个点来代表一个模块，很可能导致最终的布线结果不能获得最短路径。对无网格模型的模块到模块的布线方法的研究目前还没有见到有相关报道。

发明内容

针对上述问题，本发明提供一种能够快速找到布线最短路径的，且布线效率高的基于无网格模型的集成电路模块到模块的布线方法。

为达到上述目的，本发明所述基于无网格模型的集成电路模块到模块的布线方法，包括以下步骤：

(1)读入布线区域内的障碍信息、待布线网信息和工艺信息；

(2)依据上述障碍信息建立障碍列表；

(3)将障碍列表中的每一个多边形障碍都转化为矩形障碍；

(4)将障碍列表中的每个矩形障碍的边界进行扩展；

(5)依据步骤(4)构造二维不均匀网格阵列；

(6)将起始模块和终止模块分别转化为起始点集和终止点集；

(7)采用A^*算法进行路径搜索；

(8)输出搜索结果。

进一步地，步骤(1)中，所述待布线网信息包括该待布线网的起始模块和终止模块；所述工艺信息包括该布线区域的最小线宽和最小线间距。

进一步地，步骤(2)中，所述障碍列表中的每个列表元素由该障碍的顶点坐标表示。

进一步地，步骤(3)的具体实现步骤如下：

3.1遍历障碍列表，调用多边形到矩形的转化程序将每一个多边形障碍都转化为矩形障碍；