[发明专利]时钟占空比校正电路

说明书

相关申请交叉引用

本申请要求2010年4月30日向韩国知识产权局提交的韩国申请No.10-2010-0040662的优先权，其全部内容通过引用结合到本文中。

技术领域

本发明关于半导体装置，具体地涉及调整时钟占空比的技术。

背景技术

半导体设备和集成电路被不断地改善以提高集成度并且提高操作速度。这种半导体装置和集成电路与诸如时钟的周期脉冲信号同步地进行操作，以改善操作速度和内部操作的效率。因此，大多数半导体设备和集成电路使用从外部供应的时钟或在必要时使用内部产生的时钟来操作。

为了确保与时钟信号同步地操作的电路的定时余量，可能需要调整时钟信号的占空比。时钟信号的占空比的调整意味着对时钟信号的高电平时间段与低电平时间段的比例的调整。这种调整也称为占空比调整。因为时钟信号决定内部电路的操作定时，因此需要用于稳定地调整时钟信号的占空比的技术。

发明内容

在本发明的一个实施例中，时钟占空比校正电路包括：第一电流供应单元，被配置为响应于时钟信号而将电流供应至电流路径；第一电流吸收单元，被配置为响应于所述时钟信号而吸收所述电流路径的电流；第二电流供应单元，被配置为响应于延迟时钟信号而将电流供应至所述电流路径，所述延迟时钟信号是通过将时钟信号延迟预定时间而获得的；第二电流吸收单元，被配置为响应于所述延迟时钟信号而吸收所述电流路径的电流；电流调整单元，被配置为根据控制电压的电压电平来调整流过所述电流路径的电流量；以及时钟输出单元，被配置为输出具有与流过所述电流调整单元的电流量相对应的电压电平的输出时钟信号。

附图说明

下面结合附图说明本发明的特征、方面以及实施例，其中：

图1为说明根据一个实施例的时钟占空比校正电路的结构图；

图2为说明根据一个实施例的时钟占空比校正电路的内部操作的图；以及

图3为说明时钟占空比根据控制电压的电压电平而变化的示意图。

具体实施方式

下文将参照附图通过示例实施例来描述根据本发明的时钟占空比校正电路。

应当注意，因为在附图与详细描述中使用的用于代表装置、模块等的术语、标志或符号在需要时可用于具体单元，在整个电路中相同的术语、标志或符号可能并不代表相同装置、模块等。总之，电路的逻辑信号与二进制数据值被划分为对应于电压电平的高电平(H)或低电平(L)，并且可表示成‘1’和‘0’。而且，可根据需要定义和描述高阻抗状态(高Z状态)。

图1为说明根据具体实施例的时钟占空比校正电路的结构图。

根据本实施例的时钟占空比校正电路被简单地配置以清楚地描述本发明的技术原理。

参见图1，时钟占空比校正电路包括第一电流供应单元(first current sourcing unit)321、第二电流供应单元322、第一电流吸收单元(first current sinking unit)341、第二电流吸收单元342、电流调整单元330以及时钟输出单元350。作为参考，根据本实施例的时钟占空比校正电路还可以包括延迟单元310、占空比控制码输出单元100和/或控制电压发生单元200。

下文描述如上配置的时钟占空比校正电路的详细结构和主要操作。

占空比控制码输出单元100被配置为输出占空比控制码CTRL_CODE<1:5>。占空比控制码CTRL_CODE<1:5>可以被定义为从模式寄存器组(MRS)传送的信号，或定义为在测试模式下从外部传送的码。占空比控制码输出单元100包括储存占空比控制码CTRL_CODE<1:5>的锁存部，也可以包括选项熔丝组(option fuse set)。