[发明专利]基于基24算法的多路FFT处理器中乘法器的复用方法

说明书

技术领域

本发明属于数字信号处理集成电路设计技术领域，具体涉及设计单路FFT处理器时常复系数乘法器利用率都低于50％的基2⁴算法，并实现对基于此算法的多路FFT处理器中常复系数乘法器的复用方法。

背景技术

离散傅立叶变换(DFT)是数字信号处理中的重要模块，被广泛应用于数字信号处理的各个领域，但受DFT计算复杂度的限制，DFT在实际应用中受到很大的限制。自Cooly和Turkey提出基-2FFT算法后[1]，使DFT的计算复杂度从N²降低到(N/2)log₂N，而且该算法具有良好的规整性，便于VLSI实现，使得FFT得到广泛应用。He和Torksen在1998年提出了基-2²和基-2³FFT算法[2]，减少了计算复杂度，又维持了基-2FFT算法的规则性，被认为是实现FFT处理器的最优算法之一。

在FFT处理器设计中，流水线结构可以以适当的硬件规模来获得较高的吞吐率，是目前FFT处理器中普遍采用的结构，其要求FFT算法具有规整性，[2][3]等目前大多数对FFT的研究都基于流水线结构来设计FFT处理器。FFT的流水线结构主要可被划分为两类，全并行流水线结构(MDC)和单路数据反馈结构(SDF)，前者提供高吞吐率，但存储单元利用率低，存储单元和硬件规模较大，后者吞吐率相对低些，但提高了存储单元利用率，减少了存储单元，硬件规模小。本发明采用SDF结构以节省面积。

随着传输信息量的不断增加，多天线正交频分复用技术日益成为无线通信系统中的关键技术，而多路FFT处理器是其中的重要模块，吞吐率高但是硬件规模很大。为了进一步降低计算复杂度，[4]中根据基-2³DIF FFT算法[2]推导出一种基-2⁴算法，但用于设计单路FFT处理器时蝶形运算(BF)II后的常复系数乘法器利用率高于50％，在设计多路FFT处理器时若采用[5]中基-2⁴算法，则常复系数乘法器不能在维持吞吐率不变的同时实现复用。针对上述问题，本发明在此根据基-2³算法推导一种新型的基-2⁴算法，基于此算法设计单路FFT处理器时可得到BFII和BFIII后的常复系数乘法器利用率低于50％，为设计多路基-2⁴FFT处理器时维持吞吐率不变，同时复用常复系数乘法器以减少硬件规模提供了可能，在此基础上本发明提出了一种多路基-2⁴FFT处理器结构，通过调整不同路输入和中间数据的顺序关系，错开常复系数乘法器，实现复用常复系数乘法器的复用，可以减少乘法器数目且维持吞吐率不变。

[1]J.W.Cooley and J.Tukey，“An algorithm for the machine calculation of complex Fourier series，”Math.Comput.，1965，vol.19，pp.297-301.

[2]Shousheng He，Mars Torkelson.Designing pipeline FFT processor for OFDM(de)modulation.Pisa：URSI International Symposium on Signals，Systems，and Electronics.1998，257-262.

[3]Yu-Wei Lin，Wan-Chun Liao and Chen-Yi Lee，a MRMDF FFT processor for MIMO OFDMApplication.Asian Solid-State Circuits Conference.2005，225-228.

[4]Jung-yeol 0h，Myoung-seob Lim.Fast fourier transform processor based on loN-power and area-efficient algorithm.IEEE Asia-Pacific Conference on Advanced System Integrated Circuits.2004，198-201.

发明内容