[发明专利]N型射频LDMOS的制造方法有效

专利信息
申请号: 201010257297.1 申请日: 2010-08-19
公开(公告)号: CN102376570A 公开(公告)日: 2012-03-14
发明(设计)人: 钱文生;韩峰;王海军 申请(专利权)人: 上海华虹NEC电子有限公司
主分类号: H01L21/335 分类号: H01L21/335;H01L21/265
代理公司: 上海浦一知识产权代理有限公司 31211 代理人: 丁纪铁
地址: 201206 上*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 射频 ldmos 制造 方法
【权利要求书】:

1.一种N型射频LDMOS的制造方法,其特征在于,包括如下步骤:

步骤一、在一P型硅衬底上形成第一层P型外延层,在所述第一层P型外延层中形成P型沉阱的区域进行所述P型沉阱的P型杂质离子注入;

步骤二、在所述第一层P型外延层的全部区域进行N型埋层的N型杂质离子注入;

步骤三、重复步骤中的所述第一层P型外延层的生长工艺在所述第一层P型外延层上重复生长多层中间P型外延层和最顶层P型外延层;每层所述中间P型外延层生长后都重复步骤一中的所述P型沉阱的P型杂质离子注入工艺和步骤二中的所述N型埋层的N型杂质离子注入工艺对每层所述中间P型外延层进行离子注入;所述最顶层P型外延层生长后重复步骤一中的所述P型沉阱的P型杂质离子注入工艺对所述最顶层P型外延层进行离子注入;

步骤四、对所述P型硅衬底进行退火推进,形成所述P型沉阱和在各P型外延层界面处形成所述N型埋层;

步骤五、形成所述N型射频LDMOS的P阱、漂移区、源极、栅极、漏极。

2.如权利要求1所述的方法,其特征在于:步骤一中所述第一层P型外延层、步骤三中的各所述中间P型外延层和所述最顶层P型外延层的掺杂杂质为硼、杂质体浓度为1.0E14cm-3~1.0E15cm-3

3.如权利要求1所述的方法,其特征在于:步骤一和步骤三中所述P型沉阱的P型杂质离子注入的工艺条件为:注入杂质为硼、注入剂量为1.0E15cm-2~1.0E16cm-2、注入能量为50keV~150keV。

4.如权利要求1所述的方法,其特征在于:步骤二和步骤三中所述N型埋层的N型杂质离子注入的工艺条件为:注入杂质为磷或砷、注入剂量为1.0E12cm-2~1.0E13cm-2、注入能量为30keV~100keV。

5.如权利要求1所述的方法,其特征在于:所述多层中间P型外延层的层数大于等于0,所述第一层P型外延层、各所述中间P型外延层、所述最顶层P型外延层的各层厚度、总层数以及总厚度能根据器件的耐压要求进行调整,各所述P型外延层的厚度和器件的耐压关系为15V/μm。

6.如权利要求1所述的方法,其特征在于:步骤四中所述退火推进的温度为1000℃~1200℃、时间为30分钟~2小时。

7.如权利要求1所述的方法,其特征在于:步骤四中在各P型外延层界面处形成所述N型埋层的厚度为0.5μm~1μm、体浓度为1.0E15cm-3~1.0E16cm-3

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司,未经上海华虹NEC电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201010257297.1/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top