[发明专利]一种降低CPU功耗的方法、装置及一种低功耗CPU

说明书

技术领域

本发明涉及微处理器技术领域，特别是涉及一种降低CPU功耗的方法、装置及一种低功耗CPU。

背景技术

CPU的流水线结构最初在RISC(精简指令集)CPU的硬件设计上得到广泛应用，但今天无论是RISC CPU还是CISC(复杂指令集)CPU，在硬件实现上都采用了多极流水线结构。以经典的RISC CPU五级流水线结构为例，参照图1所示，包括五个步骤：IF、DE、EX、MEM和WB，各步骤功能如下：

1)IF步骤：包括从指令存储器(例如RAM、Cache等)中读出指令，然后将指令存入IF/DE流水线寄存器R_IF等；

2)DE步骤：包括把从R_IF取出来的指令进行译码，生成当前指令的控制信息，从寄存器堆GRF读出数据，把控制信息和数据存入DE/EX流水线寄存器R_DE等。其中，控制信息包括对后续步骤EX的控制信息(E)、对步骤MEM的控制信息(M)和对步骤WB的控制信息(W)，E包括运算操作控制(ALUop)、ALU数据来源选择(ALUSrc)等；M包括是否读内存(Memread)、是否写内存(Memwrite)等；W包括是否写GRF(GRFWrite)、GRF数据来源选择(MemReg)、所写GRF寄存器地址(GRFWaddr)等；

3)EX步骤：包括从R_DE获得E、M、W，从bypass或R_DE获得执行数据运算用的数据，根据E执行数据运算，把运算结果写入EX/MEM流水线寄存器R_EX，把M、W写入R_EX等；

4)MEM步骤：包括从R_EX获得M、W，根据M对从bypass或R_EX获得的内容进行相应的操作，根据M对操作结果进行访问内存的操作，根据M对操作结果或从bypass或R_EX获得的内容进行写入MEM/WB流水线寄存器R_MEM的操作，把W写入R_MEM等；

5)WB步骤：包括从R_MEM获得W，根据W对从R_MEM获得的内容进行写入GRF的操作等。如果虚线所示的bypass路径存在，则将相应内容存入MEM/WB流水线寄存器R_WB。

还需要说明的是，图1中：

1)INST_x，INST_x+1，INST_x+2，INST_x+3，INST_x+4……：代表CPU顺序执行的连续的指令，每条指令都要流过CPU流水线上五个处理步骤；

2)T_y，T_y+1，T_y+2，T_y+3，T_y+4，T_y+5，……：代表CPU中每个时钟周期的开始时刻，两个相邻的时间点相差一个CPU的时钟周期；

3)指令间的连线代表CPU中的bypass路径，如R_EX到EX的连线，R_MEM到MEM或EX的连线，R_WB到MEM或EX的连线。bypass被用来把流水线上一条指令产生的数据在其写入寄存器堆GRF之前向流水线上使用该数据的后续指令直接传输。其中虚线表示的bypass路径可能存在也可能不存在，这取决于GRF设计，如果位于DE步骤的读GRF发生在下降沿，位于WB步骤的写GRF发生在上升沿，并且时钟上升沿写入的数据当拍时钟下降沿能够读到，那么此bypass路径不需要，否则就需要安排这个路径；

4)如果上述虚线所示的bypass路径存在，则WB步骤后就存在流水线寄存器R_WB，否则无需此流水线寄存器；

5)图中只示出了指令INST_x到其后三条指令的bypass路径，实际上，每条指令都存在直接将数据传输到后续指令的bypass路径。