[发明专利]无线通信中的通用数字式双调制解调技术

说明书

(一)技术领域：

本发明涉及基于软件无线电技术的无线通信调制解调技术，通过技术适应性改进，可广泛应用不同通信的应用场合。

(二)背景技术

在现有的通信技术中，有模拟通信和数字通信。在数字通信领域，一般数据和话音都是由不同设备进行传输，即数据传输设备和语音传输设备；或者采用不同信道传输。这种方式的优点是在工程上实现简单，但同时也带来了设备成本高、频率利用率低、信号复用度低，数据传输实时性不强，传输效率低的缺点。

在一点对多点的星型通信系统中，要求无线通信系统能够实现数据实时高效传输(在一定通信周期内完成一定数据的发送与接收过程)，数据传输误码率不低于10^-6，同步时间不大于0.6s。

(三)发明内容

本发明的目的是为解决高实时性、高传输率和快速同步的应用要求，提供一种通用数字式双调制解调方案，该方案是：

在通信信号发射端将数据信号和语音信号经不同PN序列扩频后实施码分，再分别通过一个调制器和解调器进行调制和解调，调制器调制后输出的数据和语音中频信号进行合路，解调器直接于中频信号进行采样，实现解调和时钟跟踪的同步、恢复基带数据后输入主控装置。

所述调制解调器包括复杂可编程逻辑器件CPLD、现场可编程门阵列器件FPGA，调制解调器的工作过程包括调制和解调两大程序，其中调制过程包括数据分路、相位映射及状态译码、电平产生、输出I、Q两路数字调制信号，通过DA变换和滤波变为模拟调制信号；解调过程包括中频信号采样、AD变换、数字匹配、延时解调解差分、低通滤波、判决实现解调和时钟跟踪的同步、恢复基带数据，由所述复杂可编程逻辑器件CPLD完成数据分路、相位映射及状态译码的功能，由现场可编程门阵列器件FPGA实现除上述数据分路、相位映射和状态译码外、AD变换为ADC之后和DA变换为DAC之前的全部功能。

本发明的有益效果是：

可满足高实时性、高传输率和快速同步的通信应用要求，并具有结构简单，工作可靠的优点。

(四)附图说明

图1为本发明所述通用数字式双调制解调技术结构框图；

图2为本发明所述通用数字式双调制解调技术调制部分原理框图；

图3为本发明所述通用数字式双调制解调技术解扩解调部分原理框图；

图4为本发明所述通用数字式双调制解调技术中差分编码解码的原理框图；

图5是图4所示差分编码解码延时相乘后的结果图；

(五)具体实施方式

下面结合图样详细说明本发明的具体结构及工作情况。

如图1所示，本发明所述通用数字式双调制解调技术是在通信信号发射端将数据信号和语音信号经不同PN序列扩频后实施码分，再分别通过一个调制器和解调器进行调制和解调，调制器调制后输出的数据和语音中频信号进行合路，解调器直接于中频信号进行采样，实现解调和时钟跟踪的同步、恢复基带数据后输入主控装置。

所述调制解调器包括复杂可编程逻辑器件CPLD、现场可编程门阵列器件FPGA，调制解调器的工作过程包括调制和解调两大程序，如图2所示，虚线上方为调制部分，下方为解扩和解调部分，其中调制过程包括数据分路、相位映射及状态译码、电平产生、输出I、Q两路数字调制信号，通过DA变换和滤波变为模拟调制信号；解调过程包括中频信号采样、AD变换、数字匹配、延迟解调解差分、低通滤波、判决实现解调和时钟跟踪的同步、恢复基带数据，由所述复杂可编程逻辑器件CPLD完成数据分路、相位映射及状态译码的功能，由现场可编程门阵列器件FPGA实现除上述数据分路、相位映射和状态译码外、AD变换为ADC之后和DA变换为DAC之前的全部功能。

语音信号和数据信号的调制原理一致，只是分别采用不同的PN序列。

在通信中，解调时通常需要用锁相环提取载波，在这个过程中会产生载波相位模糊问题。为解决这个问题，采用差分调制方式，只需对信息码流进行差分编码再调制即可，用前后码元的变化表示‘1’，不变表示‘0’，I/Q两路差分编码，差分编码解码原理图如图3所示。

其中3(A)为差分编码图，3(B)为解码图，其原理为：输入输出分别为0，1二进制数，当用1，-1表示1，0后，图中的异或运算变为乘法运算，系统初试化时，都进行清零，所以采用的是初始参考电平为0的方式，两个数相乘以后-1代表1，

而1代表0，延时相乘后的结果如图4所示，发端数据为11100，从第二个bit开始，负峰代表1，正峰代表0。