[发明专利]封装结构

说明书

技术领域

本发明涉及一种集成电路的封装，尤其涉及一种使用辅助(dummy)晶片的三维集成电路(three-dimensional integrated circuit，3DIC)的封装。

背景技术

随着半导体技术的发展，半导体芯片变得越来越小且越来越薄。如此一来，半导体封装变得更为紧密。

封装技术可分为两类型。一类型通常称为芯片级封装(chip-levelpackaging)，其中在进行封装之前，芯片从晶片进行切割。优点在于只有已知良品(known-good-die)进行封装。此封装技术的另一优点在于形成扇出(fan-out)式芯片封装的可能性，其意味着芯片上的I/O接合垫可重布于大于芯片的区域，故可增加芯片表面上封装形成的I/O接合垫数量。

在将芯片接合至一晶片之后，形成了包含芯片及晶片的结构，由于芯片的高度与芯片之间的间隙而使该结构具有不平坦的表面，造成进行后续工艺步骤的困难度，例如芯片切割。另外，晶片很薄，不平坦的表面加上相对较厚的芯片，芯片容易有发生破损的情形。

可将成型材料(molding compound)填入芯片之间的间隙来平坦化形成的封装结构。然而，通常成型材料的导热性低，导致三维集成电路的散热(heat-dissipating)能力低。此外，由于三维集成电路变得更为紧密而在其中产生更多的热，因而使散热成为严重的问题。

发明内容

为了解决现有技术的问题，在本发明一实施例中，提供一种封装结构，包括：一第一芯片；一第二芯片接合至第一芯片上方，其中第二芯片的尺寸小于第一芯片的尺寸；以及一辅助芯片接合至第一芯片上方。辅助芯片包括一部分围绕第二芯片。辅助晶片包括一材料，其择自于实质上由硅及金属所组成的群组。

本发明另一实施例中，一种封装结构，包括：一中介芯片，其内不具有集成电路装置；一芯片接合至中介芯片上方，其中芯片的平面尺寸小于中介芯片的平面尺寸；以及一辅助芯片，其内不具有集成电路装置，接合至中介芯片上方。辅助芯片包括一部分围绕芯片。辅助晶片包括一材料，其择自于实质上由硅及金属所组成的群组。

本发明可轻易散出底层芯片及顶层芯片所产生的热，形成低应力，以及降低底层晶片破损的可能性。

附图说明

图1至图6B示出根据一实施例的封装结构的中间工艺阶段剖面示意图、立体图及俯视图，其中在进行芯片对晶片工艺之后，辅助晶片接合至底层晶片。

图7至图10示出根据另一实施例的封装结构的中间工艺阶段剖面示意图，其中顶层芯片接合至辅助晶片，且形成的结构接合至底层晶片。

图11至图13示出根据又一实施例的封装结构。

图14至图23示出图11至图13的封装结构的中间工艺阶段剖面示意图。

其中，附图标记说明如下：

10～底层晶片；

10’～底层芯片；

10’b、24’b～外侧边缘；

12～承载晶片；

16～金属凸块；

18～顶层芯片；

18a～背表面；

19～凸块；

20、143、147～底胶；

24、150～辅助晶片；

24’、150’～辅助芯片；

24a～上表面；

26、154～开口；

30、128～粘着层；

32、156～导热材料；

34～金属柱体；

40～间隙；

110～中介晶片；

110’～中介芯片；

112～基底；

114、118、158～重布局线

116、152～基底通孔电极；

117、132、134～接合垫；

118’～金属垫；

119～焊料凸块/接合垫

132A、132B～部分；

142～电子部件；

146～芯片；

140、140’～焊料凸块；

160～蓝胶带；

D～深度；

D1～顶部直径；

D2～底部直径；

T～厚度。

具体实施方式

以下说明本发明实施例的制作与使用。然而，可轻易了解本发明实施例提供许多合适的发明概念而可实施于广泛的各种特定背景。所揭示的特定实施例仅仅用于说明以特定方法制作及使用本发明，并非用以局限本发明的范围。