[发明专利]改进多层单元NAND闪速存储器的性能的方法和系统

说明书

技术领域

本发明涉及NAND闪速存储器，并且更具体但不排他地说，涉及改进多层单元NAND闪速存储器的性能。

背景技术

多层单元(multi-level cell，MLC)NAND闪速存储器每存储器单元存储多于一比特的信息。与使用每单元只存储一比特的信息的单层单元(SLC)NAND闪速存储器的固态驱动器相比，使用MLC NAND闪速存储器的固态驱动器能具有更大的信息存储容量。

图1示出编程MLC NAND闪速存储器的现有技术序列100。MLCNAND闪速存储器按页(page)编程，并且假设为每单元存储两比特的信息。MLC NAND闪速存储器的每个单元的擦除的逻辑值设置为二进制值11_b。较低页编程序列110示出MLC NAND闪速存储器的单元的电压分布。为了将每个MLC NAND闪速存储器单元的较低比特从11_b编程到10_b，每个MLC NAND闪速存储器单元的阈值电压(V_T)设置为0.8伏(其是编程的电压(pv10))与1.8伏之间的电压。为了将每个MLC NAND闪速存储器单元的较低比特从10_b擦除到11_b，每个MLC NAND闪速存储器单元的V_T设置为-0.5伏(其是擦除的电压(ev))与-2.5伏之间的电压。

较高页编程序列120示出MLC NAND闪速存储器的单元的另一电压分布。为了将每个MLC NAND闪速存储器单元的较高比特从11_b编程到01_b，每个MLC NAND闪速存储器单元的阈值电压(V_T)设置为在0.35伏(其是编程的电压(pv01))与0.8伏之间的电压。MLC NAND闪速存储器单元的其它逻辑状态的编程在图1中示出，并且将不描述。

虽然MLC单元能存储多于一比特的信息，但对于每个较高页所要求的编程时间比对于每个较低页所要求的编程时间更长。与SLC单元相比，这降低了MLC单元的效率。

发明内容

本发明提供一种方法，包括：仅在多层单元(MLC)NAND闪速存储器的一个或多个较低页中存储元数据。

本发明还提供一种控制器，包括执行以下操作的逻辑：分配多层单元(MLC)NAND闪速存储器的至少一个存储器页以存储在所述MLC NAND闪速存储器中存储的数据的元信息；以及仅在所述MLCNAND闪速存储器的所述至少一个分配的存储器页中存储所述数据的所述元信息。

本发明还提供一种设备，包括：多层单元(MLC)NAND闪速存储器，具有页的第一集合和页的第二集合，其中页的所述第一集合的每个页具有比页的所述第二集合的每个页更低的编程等待时间；以及控制器，与所述MLC NAND闪速存储器耦合，用于仅在页的所述第一集合的至少一个页中存储元数据。

附图说明

从以下主题的详细描述，本发明的实施例的特征和优点将变得明显，其中：

图1示出编程MLC NAND闪速存储器的现有技术序列；

图2示出根据本发明的一个实施例的MLC NAND闪速存储器固态驱动器；

图3示出根据本发明的一个实施例的MLC NAND闪速存储器中页的块的布置；

图4示出根据本发明的一个实施例的MLC NAND闪速存储器的页方案；以及

图5示出根据本发明的一个实施例的实现本文中公开的方法的系统。

具体实施方式

本文中描述的本发明的实施例在附图中通过示例的方式而非通过限制的方式来示出。为了图示的简明和清晰，图中示出的要素不一定按比例绘制。例如，为了清晰，一些要素的尺寸相对其它要素可能被夸大。此外，在认为适当之处，引用数字已在图之间重复以指示对应或类似的要素。说明书中对本发明的“一个实施例”或“一实施例”的引用表示结合该实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，在贯穿说明书各个位置中短语“在一个实施例中”的出现不一定都指相同的实施例。

本发明的实施例提供改进多层单元NAND闪速存储器的性能的方法和系统。在本发明的一个实施例中，与MLC NAND闪速存储器中存储的数据相关联的元数据只在MLC NAND闪速存储器的一个或多个较低页中存储。MLC NAND闪速存储器具有较低和较高页，其中，在本发明的一个实施例中，较低页具有比较高页更快的编程时间或速率。