[发明专利]用于电压内插DAC的粗数模转换器架构

说明书

技术领域

本发明概括地涉及数模转换电路，并且更加具体地，涉及用于电压内插的粗数模转换器架构的方法和装置。

背景技术

粗数模转换器(DAC)架构常用于需要单调性的混合模式系统中，其中DAC充当用以将数字编码转换为模拟信号的接口。对于高分辨率电阻串DAC，电阻串通常被放置于几行中，其中，各行中的电阻器彼此对齐以形成列。在这种设计中，每个电阻器通过电阻器分接头被连接到开关网络，并且二进制到一元码解码器被使用以选择应当被闭合的开关，从而使来自电阻器分接头的分DAC电压连接到被选择的开关。来自每一行的输出电压随后被馈送进多路复用器，其中多路复用器产生粗DAC输出电压。常规的粗DAC设计尝试通过将多路复用器输出电压馈送进电压内插放大器而扩展差分电阻串DAC的分辨率。

一种这样的电阻串DAC设计包括M-位粗DAC结合N-位内插放大器以实现M+N位的总分辨率，其中粗DAC被使用以生成具有2^N*V_LSB的电压差的两个DAC电压，该2^N*V_LSB的电压差即在粗DAC电路中的电阻串中的一个电阻器上的电压差。这种设计包括包含有2^M个电阻器的电阻串，伴随以两组开关连接到每个电阻器分接头。据此，开关的数量等于电阻器的数量的两倍。对于输入数据K，第K分接头被连接到低输出电压VOL而第K+1分接头被连接到高输出电压VOH。由于开关的庞大数量，这种设计需要大量的电路基板面并且在改变数据时产生很大的毛刺。

发明内容

本公开内容提供了一种方法和装置，其用于在具有电压内插的高分辨率的粗DAC的差分电阻串DAC架构中实施格雷编码，从而使得在粗DAC电路中连接到电阻器分接头的开关显著地减少。通过减少连接到电阻器分接头的开关的数量，在不会显著增加电路的复杂度的情况下，所需的电路基板面显著减少并且毛刺性能得到改善。

从以下的实施方式的详细描述，结合阅读随同的附图，当前公开内容的前述的和其他特征和优点将会更加明显地显现出来。详细描述和附图对于本公开内容仅仅是示例性的，而不是对如由随附的权利要求和其等价物所定义的本发明的范围的限制。

附图说明

实施方式在随同的附图中被以范例的方式示例说明，其中相似附图标记指示类似的部件，并且其中：

图1为具有7-位粗DAC和3-位电压内插放大器的范例10-位DAC电路的电路图；

图2为图1的7-位粗DAC的电路图；

图3A和图3B示例说明图2的电阻串的电路图；

图4为具有第一电压输出的第一多路复用器的电路图；以及

图5为具有第二电压输出的第二多路复用器的电路图。

具体实施方式

本发明的实施方式提供一种方法和装置，其用于在具有电压内插的高分辨率粗DAC的差分电阻串DAC架构中实施格雷编码，从而使得在粗DAC电路中连接到电阻器分接头的开关显著地减少。通过减少连接到电阻器分接头的开关的数量，在不显著地增加电路的复杂度的情况下所需的电路基板面被显著地减少并且毛刺性能得到改善。

参考图1，其示例说明包括M-位粗DAC电路200和N-位电压内插放大器150的M+N位DAC电路100，其中M为在粗DAC电路200处接收到的输入位的数量，而N为在电压内插放大器150处接收到的输入位的数量。依据公开于本申请中的范例实施方式，M+N位DAC电路100为10-位DAC电路100。据此，DAC电路包括10-位数据输入，DATA<9:0>，其中三个最低位(LSB)，DATA<2:0>，被作为输入提供给N-位电压内插放大器150，而其余的七个输入数据位DATA<9:3>被输入到M-位差分电阻串粗DAC电路200。应当明白，本公开内容的范围不限制到公开的DAC电路100的10-位实施方式，而DAC电路100可以被设计用以容纳更大或更小的输入数据尺寸。另外，差分电阻串粗DAC电路200不限制到七-位实施方式，并且电压内插放大器150不限制到在此处公开的三-位实施方式。这些设计变量可以在不背离如在此包括的权利要求中所阐述和定义的本公开内容的范围的情况下，基于由电路设计者所期望的特性而有所不同。